Устройство для отображения информации на экране электронно-лучевой трубки Советский патент 1989 года по МПК G09G1/08 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах отображения информации, построенных на электронно-лучевых трубках (ЭЛТ).

Целью изобретения является повышение точности устройства за счет исключения дрейфа нуля тракта формирования отклоняющих сигналов ЭЛТ.

На фиг.1 представлена структурная схема устройства; на фиг. 2 - функциональная схема блока сопряжения; на фиг, 3 - функциональная схема блока управления; на фиг. 4 - упрощен- ная временная диаграмма работы блока управления; на фиг. 5 - функциональная схема первого блока памяти; на фиг. 6 - функциональная схема первого (второго } усилителя.

Устройство (фиг.1) содержит ЭЛТ 1 блок 2 сопряжения, блок 3 управления первый блок 4 памяти, первый цифро- аналоговый преобразователь (ЦАП) 5, второй цифроаналоговый преобразователь (ЦАП) 6, знакогенератор 7, первый усилитель 8, второй усилитель 9, отклоняющую систему 10, второй блок 11 памяти, третий блок 12 памяти, первый блок 13 вычитания и второй блок 14 вычитания.

На фиг.1 обозначены: 15 - информационный вход блока 2 сопряжения; 16 - первый выход блока 2 сопряжения; 17 - второй выход блока сопряжения; 18 - первый выход блока 3 управления: 19 - третий выход блока 2 сопряжения; 20 - второй выход блока 3 управления; 21 - третий выход блока 3 управления; 22 - четвертый выход блока 3 управления; 23 - выход знакогенератора;; 24 - первый выход первого блока 4 памяти; 25 - второй выход первого блока 4 памяти; 26 - третий выход первого блока 4 памяти; 27 - выход первого ЦАП 5; 28 - выход второго ЦАП 6; 29 - первый выход первого усилителя 8; 30 - первый выход второго усилителя 9; 31 и 32 - второй и третий выходы первого усили теля 8; 33 и 34 - второй и третий выходы второго усилителя 9; 35 - выход первого блока 13 вычитания; 36 - выход второго блока вычитания; 37 - пятый выход блока 3 управления; 38 - выход второго блока памяти; 39 - выход третьего блока памяти.

Блок 2 сопряжения (фиг.2) служит для асинхронной связи с источником

0

0

5

5

0

информации и содержит триггер 40, первый элемент И 41, первый элемент ИЛИ 42, второй элемент И 43, RS-триг- гер 44, блок 45 контроля, второй элемент ИЛИ 46, синхронизатор 47 и коммутатор 48.

Блок 3 управления (фиг.З) обеспечивает прием и отображение принимаемой информации, а также вырабатывает управляющие сигналы для коррекции нулевых уровней координатных усилителей. Блок 3 управления содержит счетчик 49, первый триггер 50, первый элемент И 51, второй триггер 52, первый элемент 53 задержки, третий триггер 54, второй элемент 55 задержки, первый элемент ИЛИ 56,второй элемент ИЛИ 57, второй элемент И 58;распределитель 59 импульсов, третий, четвертый и пятый элементы ИЛИ 60-62, третий элемент 63 задержки, третий элемент И 64, четвертый элемент 65 задержки, пятый элемент 66 задержки, шестой элемент ИЛИ 67 и генератор 68 тактовых импульсов ,

Блок 4 памяти (фиг. 4) предназначен для записи, хранения и выдачи дискретной информации для отображения и содержит распределитель 69 записи и распределитель 70 считывания, первый блок 71 элементов И, содержащий n n элементов И, блок 72 триггеров, содержащий пхп триггеров, блок 73 элементов И, содержащий пх п элементов И и блок 74 элементов ИЛИ.

Усилители 8 и 9 преобразуют входные напряжения в токи отклоняющей системы 10. Каждый из усилителей 8 и 9, например, по координате X содержит согласующий усилитель 75, предварительные усилители 76 и 77 и усилители 78 и 79 мощности (тока), выполненные на транзисторах, Пассивные 5 элементы (резисторы )80-90 обеспечивают необходимый режим работы усилителя 8.

Блок 2 сопряжения функционирует следующим образом.

По сигналу Сброс общий (СО) с выхода 20 триггер 40 переключается и на одну из цепей выхода 16 выдается сигнал Готовность приемника (ГП). На одной из цепей входа 15 может быть установлен сигнал Готовность источника 1 (ГИ), который поступает на один из входов элемента И 41. При отсутствии сигнала УИ на выходе элемента ИЛИ 42 устананливает5

0

ся высокий уровень. Таким образом, на все входы элемента И 41 поступают сигналы с высоким уровнем, в том числе и тактовые импульсы (ТИ), которые поступают с выхода 21 блока 3 управления. Элемент И 41 срабатывает, и тактовый импульс через элемент И 43, подготовленный сигналом высокого

задержки (время задержки определяется временем переключения триггера 50) , и разрешая прохождение тактовых импульсов с генератора 68 через элемент И 58 на счетный вход счетчика 49, который отсчитывает время, по истечении которого необходимо включать коррекцию усилителей (обычно

Изобретение относится к области автоматики и вычислительной технике и может быть использовано в устройствах отображения информации. Целью изобретения является повышение точности устройства. Поставленная цель достигается тем, что в устройство, содержащее электронно-лучевую трубку 1, блок 2 сопряжения, блок 3 управления, первый блок 4 памяти, первый и второй цифроаналоговые преобразователи 5, 6, знакогенератор 7, первый и второй усилители 8, 9 и отклоняющую систему 10, введены второй и третий блоки 11, 12 памяти, первый и второй блоки 13, 14 вычитания с их связями. По сигналу с блока 3 управления из блоков 13, 14 вычитания в блоки 11, 12 памяти заносится разность напряжения, равная "дрейфу нуля", которая затем корректирует величину выходного тока усилителей 7, 8, поступающего на отклоняющую систему 10. 1 з.п. ф-лы, 6 ил.

с нулевого выхода триггера 44, jg 20-30 мс),

Одноврем водит в сос а триггер 5 этом тригге ние через э поступающих 54 снимает

устанавливает его в единичное состояние. Сигнал управления приемника (УП) с единичного выхода триггера 44 поступает на выход 16. В ответ на этот сигнал от источника данных на вход 15 выдается сигнал УИ и код информации 1р...пр. По сигналам УИ с входа 15 и тактовым импульсам (ТИ) с входа 21 синхронизатор 47 вырабатывает сигнал Ввод. Приходящий из внешнего устройства код 1р...пр контролируется на нечетность в блоке 45 контроля. При неисправности внешнего устВ ответ на сигнал СО (после обмена с внешним источником) на блок 3 управления приходит импульс КП, который с выхода 17 поступает нь второйства или линии связи блок 45 вырабатывает сигнал ошибки (ОШ). На выхо- 25 рой вход элемента И 64. Так как на де инвертора 46 появляется сигнал, первом входе элемента И 64 присутст- запирающий коммутатор 48. Ложная информация не поступает на отображение. При контроле информации, поступаювует уровень 1, то на выходе элемента И 64 формируется сигнал, который через элементы ИЛИ 57 и 67 посту

щей из внешнего устройства, на нечет- 30 пает на выход 13 для вызова из блоность блок контроля можно выполнить на микросхеме 564СА, которая представляет собой сумматор по модулю 2 для двенадцати разрядов. При отсутствии сигнала ОШ коммутатор 48 пропускает код 1р...пр на выход 19 для ввода в блок 4 памяти. Следующий сигнал УП формируется при снятом сигнале УИ. Процесс передачи повторяется.

После передачи всего сообщения от ис-40 муляра, а задержанный на элементе

сигнал с выхода элемента ИЛИ 61 по ступает на выход 22 для синхрониза ции знакогенератора 7. Время задер ки состлвляет несколько микросекун и определяется работой знакогенера тора 7. Коды следующих знаков в фо муляре будут вызываться -из блока 4 памяти сигналами конца записи (СКЗ которые поступают из знакогенерато ра 7 по шине 23 на распределитель С выхода распределителя 59 1,... ...,п-1-е СКЗ через элементы ИЛИ 6 61 и 67 поступают на выход 18. Последний n-й СКЗ (СКЗ последнего зн ка в формуляре) через элемент ИЛИ и элемент 63 задержки поступает на вход элемента И 5 (на выход элемен та И 51 СКЗ не проходит, так как н второй вход его подан низкий урове

точника поступает сигнал Конец передачи (КП), приводящий схему блока 2 сопряжения в исходное состояние. Сигнал КП с выхода 17 выдается на блок 3 управления. Синхронизатор 47 обеспечивает привязку входных сигналов УИ к тактовой частоте и формирование сигнала Ввод для приема данных.

Блок 3 управления функционирует следующим образом.

При включении питания в блоке 3 управления формируется разовый импульс И.Вкл. который через элемент ИЛИ 56 поступает на вторые входы триггеров 50,52 и 54, Триггер 50 переключается в состояние О, запрещая прохождение через элемент И 51 сигнала И.Вкл. с выхода элемента ИЛИ 62, задержанного на элементе 63

20-30 мс),

Одновременно сигнал И.Вкл. переводит в состояние О триггер 54, а триггер 52, в состояние 1, при этом триггер 52 разрешает прохождение через элемент И 64 сигналов КП, поступающих с выхода 17, а триггер 54 снимает сигнал с выхода 37.

Кроме того, с выхода элемента ИЛИ 62 сигнал И, Вкл. 1 поступает на выход 20 в качестве сигнала СО.

В ответ на сигнал СО (после обмена с внешним источником) на блок 3 управления приходит импульс КП, который с выхода 17 поступает нь второй вход элемента И 64. Так как на первом входе элемента И 64 присутст-

рой вход элемента И 64. Так как на первом входе элемента И 64 присутст-

вует уровень 1, то на выходе элемента И 64 формируется сигнал, который через элементы ИЛИ 57 и 67 посту5

ка 4 памяти кода координат. Кроме того, сигнал с выхода элемента ИЛИ 57 подается на элемент 65 задержки (время задержки определяется временем установления координаты и обычно составляет 30-50 мкс), с выхода которого через элементы ИЛИ 61 и 67 поступает на выход 18 для вызова из блока 4 памяти кода первого знака фор66

муляра, а задержанный на элементе

сигнал с выхода элемента ИЛИ 61 поступает на выход 22 для синхронизации знакогенератора 7. Время задержки состлвляет несколько микросекунд и определяется работой знакогенератора 7. Коды следующих знаков в формуляре будут вызываться -из блока 4 памяти сигналами конца записи (СКЗ), которые поступают из знакогенератора 7 по шине 23 на распределитель 59. С выхода распределителя 59 1,... ...,п-1-е СКЗ через элементы ИЛИ 60, 61 и 67 поступают на выход 18. Последний n-й СКЗ (СКЗ последнего знака в формуляре) через элемент ИЛИ 62 и элемент 63 задержки поступает на . вход элемента И 5 (на выход элемента И 51 СКЗ не проходит, так как на второй вход его подан низкий уровень

напряжения с триггера 50) и на выход 20 в качестве сигнала СО, В ответ на СО приходит очередной КЛ, Процесс обмена и отображения повторяется до тех пор, пока счетчик 49 не отсчитает время 20-30 мс. Импульс переполнения счетчика 49 переключает триггер 50 в состояние 1, запрещая прохождение тактовых импульсов с выхода генератора 68 через элемент И 58 на счетный вход счечика 49 и подготавливая элемент И 51 к работе. Одновременно сигнал переполнения счечика 49 переведет его в исходное состояние. Очередной СО (последний СКЗ) через элемент ИЛИ 62 и выход 20 сбрасывает ЦАП 5, ЦАЛ 6, все триггеры и регистры блока 4 памяти в исходное состояние и запускает в работу блок 2 сопряжения. Запись в блок 4 памяти происходит, а считывания нет, так как КП через элемент 64 не проходит по той причине, что СО, задержанный на элементе 63 задержки и совпавший на элементе И 51 с 1 с триггера 50, переключает триггер 52 в состояние О, которое не позволяет пройти КП дальше в схему. Процесс отображения приостанавливается, так как нет КП, нет вызова информации из блока 4 памяти (луч ЭЛТ заперт),

Сигнал с выхода элемента И 51 поступает также на элемент 53 задержки, где задерживается на время, необходимое для установки луча ЭЛТ в центр экрана, и переключает триггер 54 в

состояние I, Уровень

поступает

на выход 37 для включения коррекции усилителей.

Одновременно с выхода элемента 53 задержки сигнал подается на элемент 55 задержки, где задерживается на время, необходимое для запоминания корректирующего сигнала (обычно время запоминания составляет несколько микросекунд )и через элемент ИЛИ 56 переключает триггер 50 в состояние О, триггер 52 - в состояние 1, триггер 54 - в состояние О, в результате триггер 50 блокирует эле-- мент И 51 и подготавливает элемент

И 58 (счетчик 49 начинает отсчитывать 20-30 мс следующего интервала времени), триггер 52 подготавливает элемент И 64 для приема очередно го. импульса КП, а триггер 54 снимает с выхода 37 сигнал разрешения коррекции усилителей.

Кроме того, импульс с выхода элемента 55 задержки через элементы ИЛИ 57 и 67 поступает на выход 18 для вызова из блока 4 памяти кода очередной координаты, я с выхода элемента ИЛИ 57 через элемент 65 задержки, элементы ИЛИ 61 и 67 - на выход 18 для вызова кода первого знака формуляра координаты. Дальше процесс отображения и обмена информацией повторяется .

Блок 4 памяти осуществляет запись, хранение и выдачу информации для ото5 бражения. Сигналы Ввод с выхода 19 поступают на вход распределителя 69 записи,а разрядная информация 1р... ...пр - на первые входы блока 71 со- от ветдтвующих элементов И 1 -1 , . . ,

0 ...,1-n, n-l,.,.,n-n, на вторые входы которых поступают импульсы с распределителя 69. Там, где происходит совпадение, на выходе соответствующего элемента И появится сигнал, ко5 торый установит один из триггеров 1 -1 , . . . , 1 -п, п-1 , . .. , п-п блока 72 в единичное состояние. Сигнал 1 с выхода каждого триггера блока 72 триггеров поступит на первый вход

Q соответствующего ему элемента И блока 73 элементов И 1-1,..., 1-п, п-1 ,«. . ...,п-п. На вторые входы элементов И блока 73 импульсы считывания поступают из распределителя 70. При совпадении импульсов из триггера блока 72 и распределителя 70 на выходе соответствующего элемента И блока 73 сформируется импульс, который поступит на выход блока 4 памяти. НаприQ мер, при появлении на входе 18 первого сигнала (фиг.4) распределитель 70 выдаст сигналы на элементы И 1-1,...,п-1 и 1-2,...,п-2 блока 73. С выходов блока 73 элементов

,- И 1-1,...,п-1 параллельный код координаты X поступает с выхода 25 на ЦАП 5 (X), а с выходов блока 73 элементов И 1-2,.,.,п-2 параллельный код координаты Y - с выхода 26 на ПАП 6 (Y) .

Второй импульс с выхода 18 через распределитель 70 поступает на вторые входы блока элементов И 1-3,...,п-3. С выходов элементов И блока 73, в которых произошло совпадение, сигналы через соответствующие элементы ИЛИ блока-74 1рЗн,...,прЗн параллельным кодом с выхода 24 поступают на знакогенератор 7.

5

0

5

714

Перец началом работы и после отображения каждого формуляра распределители 69 и 70, а такж е триггеры блока 72 устанавливаются в исходное состояние сигналом СО, поступающим с выхода 20.

ЦАП 5 и 6 преобразуют код о местоположении отображаемого объекта в аналоговые напряжения соответствую- щей амплитуды для управления усили гелями отклонения. Каждый из них состоит из регистра параллельного двоичного кода, ключей и резисторов. В исходном состоянии, когда ин юрма- ция отсутствует, синхросигналы СО) обеспечивают на выходах 27 и 28 ЦАП 5 и 6 среднее значение напряжения, которому соответствует центр экрана ЭЛТ 1 . Знакогенератор 7 предназначен для фо-рмирования векторов знака по координатам X и Y, импульсов подсвета и сигналов конца знака (СКЗ).%

С выхода 2/ на инвертирующий вход согласующего усилителя 75 из ЦАП 5 (канал X, канал Y работает наалогич- но) через резистор 81 поступает положительное напряжение . С выхода усилителя 75 проинвертированное напряжение через резистор 86 подается на инвертирующий вход предварительного усилителя 76, а через резистор 84 - на инвертирующий вход усилителя 77. На неинвертирующие входы усилителей 75 и 76 подается положитель ное напряжение Есм - gn wc,KC/-i которое сдвигает напряжение на выходе усилителей 75 и 76 в область положительных сигналов (напряжений). Пара- фазные положительные напряжения с вы ходов предварительных усилителей 76 и 77 поступают на базы транзисторов соответствующих усилителей 78 и 79 мощности, Коллекторные токи этих транзисторов с выхода 29 подаются в отклоняющую систему 10. В последовательной цепи коллектор - эмиттер транзисторов усилителей 78 и 79 включены соответственно резисторы 89 и 90, на которых выделяется напряжение, пропорциональное току коллектора соответствующего транзистора. Эти напряжения с выходов 3) и 32 подаются на блок 13 вычитания. Через резисторы 83, 87 и 88 на соответствующие усилители 75-77 подается местная обратная связь. С выхода 38 на резистор 80 поступает корректирующее напряжение .

Q 5 0

5 0 о г

5

0

5

При равенстве токов п коллекторных цепях транзисторов vciuiHToneu 78 и 79 Х-координаты (ЦАП 5 находится в сброшенном состоянии сигналом СО), а также при равенстве токов в коллекторных цепях транзисторов усилителей 78 и 79 Y-координаты (ПАП 6 сброшен сигналом СО) луч ЗЛГ находится в центре экрана. Это вытекает из того, что парафазные токи протекают по встречно включенным секциям соответственно Х- и Y-составляющих обмоток катушек отклоняющей системы 10, в результате магнитные поля как для Х-составляющей, так и цлч Y-состав- ляющей равны нулю.

Блоки 11 и 12 памяти служит для запоминания в аналоговой форме разности напряжений, поступаюцих соответственно с выхода 35 для канала Х-отклонения и с выхода 36 - для канала Y-отклонения. Запоминание происходит при наличии на выходе 37 импульса управления ( высокий уровень напряжения). При отсутствии управляющего импульса (низкий уровень) информационные входы блоков 11 и 12 памяти отключаются и блоки 11 и 12 переходят в режим хранения и выдачи разности напряжений с выхода 38 на вход усилителя 8 Х-координаты (для канала X) и с выхода 39 на вход усилителя 9 Y-координаты (для канала Y).

Устройство работает следующим образом.

При включении устройства блок 3 управления формирует сигнал СО, который с выхода 20 поступает на ЦАП 6 и 5 и блок 4 памяти и готовит их к приему информации. Кроме того, сигнал СО поступает на блок 2 сопряжения, где обеспечивает прием информации из внешнего устройства. Принимаемая информация (сообщение М слов, каждое содержит п разрядов) поступает на вход 15 блока 2 -сопряжения, где каждое слово контролируется и с выхода 19 подается на вход блока 4 памяти. С выхода 19 на блок 4 памяти для записи информации в память поступают синхросигналы Ввод. После приема последнего слова кодовой посылки от источника на вход 15 приходит импульс конец передачи (КП), который отключает приемник от внешнего устройства и с выхода 17 поступает на блок 3 управления. Блок 3 управления формирует импульс вызова

координаты для отображения, который с выхода 18 поступает а блок 4 памяти. В ответ из блока 4 памяти с выходов 25 и 26 на ЦАП 5 и 6 соответственно поступает параллельный код составляющих Х- и Y-координат. ЦАП 5 и 6 преобразуют цифровые коды в аналоговые напряжения, которые с выходов 27 и 28 поступают на соответствующие усилители 8 и 9. В усилителях 8 и 9 аналоговые напряжения преобразуются в парафазные отклоняющие токи, которые с выходов 29 и 30 посту

пают в отклоняющую систему 10, магнитное поле которой отклоняет луч в заданную точку. Изображение с экрана ЭЛТ 1 при помощи объектива проецируется на экран, на котором нан-есена карта местности (объектив и экран с картографическим фоном не показаны) . После установления луча ЭЛТ 1 в заданную точку экрана блок 3 управления формирует вызова кода 1-го знака в формуляре, который с вы хода 18 поступает в блок 4 памяти. В ответ на этот сигнал из блока 4 па мяти с выхода 24 в знакогенератор 7 поступает параллельный код знака, а из блока 3 управления на знакогенератор 7 с выхода 22 подается синхроимпульс (СИ), который запускает в работу задающий генератор знакогенератора 7. Знакогенератор 7 по коду знака и СИ вырабатывает векторы по координатам X и Y знака, импульсы подсвета знаков и сигналы конца знака (СКЗ). Векторы знака по координатам X и Y через знаковые усилители поступают в знаковую отклоняющую катушку, а импульсы подсвета через видеоусилитель подаются на катод, Из СКЗ формируются ступеньки адресной развертки, которые через адресный усилитель поступают на адресную катушку (знаковые адресный тракт и - тракт подсвета не показаны).

Первый СКЗ, который поступает с выхода 23 знакогенератора 7 на блок 3 управления, формирует на выходе 18 импульс для вызова кода второго знака из блока 4 памяти. Код второго знака из блока 4 памяти с выхода 24 и синхроимпульс (СИ) из блока 3 управления с выхода 22 поступают на знакогенератор 7, который формирует векторы по координатам X и Y второго знака, импульсы подсвета второго знака и импульс СКЗ второго знака, кото

0

5

0

0

5

рый поступает на блок 3 управления, где формируется сигнал для вызова очередного знака, и т.д. Последний знак идет на отображение, а сигнал СКЗ последнего знака в блоке 3 управления формирует сигнал СО, который с выхода 20 устанавливает ЦАП 5 и 6 и блок 4 памяти в исходное состояние (луч следует в центр экрана) и, кроме того, поступает в блок 2 сопряжения для обеспечения ввода в блок 4 памяти очередной, порции информации. После приема информации блоком 4 памяти с выхода 19 на блок 3 управления с выхода 17 поступает очеред- ной импульс КП, который формирует сигнал вызова на блок 4 памяти кода координаты очередного формуляра, который с выходов 25 и 26 поступает на ЦАП 5 и 6 соответственно, и т.д. Процесс обмена и отображения информации продолжается до тех пор, пока счетчик 49 блока 3 управления не сосчитает время, равное 20-30 мс (время определяет точность коррекции усилителей, если нужна большая точность, то время нужно уменьшать). Импульс переполнения счетчика 49 переключает триггер 50, который первым выходом (высокий уровень напряжения) подготавливает элемент И 51 к работе, а вторым выходом (низкий уровень напряжения), будучи приложенным к первому 5 входу элемента И 58,запрещает прохождение тактовойчастоты из генератора 68 на счетчик 49, Очередной СО через элемент ИЛИ 62 и выход 20 устанавливает ЦАП 5 и 6 и блок 4 памяти в исходное состояние, включает в работу блок 2 сопряжения и поступает через элемент 63 задержки на элемент И 51 блока 3 управления. Элемент И 51 срабатывает и переключает триггер 52 в состояние О, запрещая продолжение очередного КП из блока 2 сопряжения через элемент 64 блока 3 управления, В результате запись в блок 4 памяти происходит по сигналу СО, а отображения нет. В это время сигнал с элемента И 51 задерживается на элементе 53 задержки на время, необходимое- для установления координаты в центр экрана (обычно 30-50 мкс) и переключает триггер 54 в состояние 1, при котором на выходе 37 появляется уровень

0

5

0

5

1, который поступает на управляющие входы блоков 1 и 12 памяти, включая их в режим запоминания. На

II14

информационные входы блоков II и 12 памяти соответственно с выходов 35 и 36 блоков 13 и 14 в питания поступают сигналы коррекции усилителей 8 и 9, которые запоминаются блоками 11 и 12 памяти. Сигнал с выхода элемента 53 задержки, кроме того, поступае на элемент 55 задержки. С выхода элемента 55 задержки импульс, задержан- ный на несколько микросекунд (время задержки определяется временем запоминания) , через элемент ИЛИ 56 переключает триггеры 50,52 и 54 в исходное состояние. При этом триггеры 50 и 54 переключаются в состояние О, а триггер 52 - в состояние 1, тем самым триггер 50 блокирует элемент И 51 и разрешает прохождение тактовых импульсов с выхода генератора 68 через элемент И 58 на счетный вход счетчика 49. Триггер 52 подготавливает элемент И 64 для приема очередного импульса КП, а триггер 54 снимает с выхода 37 сигнал разрешения кор рекции усилителей, переключая блоки 11 и 12 памяти из режима запоминания в режим хранения, Запомнившиеся разностные уровни напряжений из блоков 11 и 12 памяти с выходов 38 и 39 прикладываются к вторым входам соответствующих усилителей 8 и 9, где складываются с уровнями напряже- ний, поступающих из ЦАП 5 и 6 соответственно с выходов 27 и 28 на пер

вые информационные входы усилителей 8 и 9. В результате токи в выходных транзисторах 78 и 79 усилителя Х-ко- ординаты (тоже самое можно сказать про токи в транзисторах 78 и 79 уси- лителя Y-координаты) выравниваются и луч находится в исходной точке строго в центре экрана. Коррекция происходит при отсутствии информации, поэтому луч заперт и экран не светится.

Таким образом, произошла коррекция (выравнивание) нулевых уровней исходной точки, соответствующей центру экрана, от которой в дальнейшем будет происходить развертка луча и отображение динамической информации, пока счетчик 49 не выдаст команду на очередную коррекцию усилителей, и так далее.

Рассмотрим процесс корректировки усилителей при изменении нулевого уро вня (дрейф нуля), например, на выходе 27 ЦАП 5 Х-координаты.

0 5 0

5

0

0

5

112

В исходном состоянии, в случае когда ЦАП 5 сброшен и дрейф нуля отсутствует, на выходе 27 присутствует напряжение Ucp U Malc /2, которое через резистор 81 блока 8 усилителя прикладывается к инвертирующему входу согласующего усилителя 75. С выхода усилителя 75 проинвертированное напряжение U макс/2 поступает через резисторы 85 и 84 соответственно на инвертирующий вход усилителя 76 и неинвертирующий вход усилителя 77. На неинвертирующие входы усилителей 75 и 76 через соответствующие резисторы 82 и 86 подается +Е M0)t/2, которое смещает выходные сигналы усилителей 75 и 76 в область положительных напряжений. С выходов усилителей 76 и 77 парафаэные напряжения, каждое из которых равно 1 макс/2, поступают на базы соответствующих транзисторов 78 и 79, где преобразуются в отклоняющие токи и с выхода 29 поступают в парафазные обмотки Х-сос- тавляющей отклоняю-цей системы 10. Луч ЭЛТ 1 находится в центре экрана. При этом напряжения на выходах 31 и 32 равны между собой, так как резисторы 89 и 90 равны между собой, а также равны и токи, протекающие через них. Поэтому на выходе 35 блока 13 вычитания разность этих напряжений равна нулю, которая запоминается блоком I1 памяти и с выхода 38 поступает на- вход усилителя 8, где суммируется с входным напряжением, поступающим с выхода 27 ЦАП 5. Так как дрейф нуля отсутствует, то с усилителем 8 никаких изменений не происходит.

Предположим, что нулевой уровень напряжения на выходе 27 ЦАП 5 увеличился. Этот положительный уровень напряжения через резистор 81 поступит на инвертирующий вход предварительного усилителя 75, на выходе которого уровень напряжения понизится и станет более отрицательным, чем в исходном состоянии, когда дрейфа нуля не было. Следовательно, на выходе 31 уровень напряжения повысится, так как он инвертируется усилителем 76, а на выходе 32 уровень напряжения станет более отрицательным (ниже среднего). Блок 13 вычитания выдаст на выходе 35 отрицательную разность напряжений AU U3i-U3t, которая запомнится блоком 11 памяти и с выхода 38 через резистор 80 поступит на вход предва13 14

рительного усилителя 75, где сложитс с входным сигналом, поступающим с выхода 27 ЦАП 5. Таким образом, на инвертированном входе предварительного усилителя 75.суммарное напряже- ние становится равным напряжению среднего уровня напряжения, при котором напряжения на выходах 31 и 32 становятся равными между собой, ко- торые, в свою очередь, определяют равенство токов в исходном состоянии в парафазных обмотках Х-составляющей отклоняющей системы 10.

После коррекции усилителей 8 и 9 сигнал с элемента 55 задержки (вместо сигнала КП) через элементы ИПП 57 и 67 с выхода 18 поступает в блок 4 памяти для вызова кода очередной координаты, которая была принята бло- ком 4 памяти по сигналу СО (последнего перед коррекцией усилителей), но не отобразилась, так как началась коррекция усилителей.

В дальнейшем устройство работает аналогично описанному.

Изобретение позволяет повысить точность отображения информации боле чем в 2 раза за счет исключения влияния дрейфа нуля ЦАП, источников опор ного напряжения и координатных усилителей. Это достигнуто за счет того что на выходе каждого парафазного усилителя (X(Y)-Координаты) регулируется постоянство средних уровней напряжения тока , получаемого за счет сравнения этих уровней и выделения на разностных усилителях сигнала обратной связи, который запоминается аналоговой памятью и поступает на вход соответствующего усилителя для его коррекции,

Формула изобретения

5 0

5

0 о

5

0

5

пряжения, вход сброса которого подключен к второму выходу блока управления, соединенному с входами сброса первого блока памяти, первоГо и второго цифроаналоговых преобразователей, третий выход блока управления подключен к тактирующему входу блока сопряжения, четвертый выход блока управления подключен к синхровходу знакогенератора, выход которого подключен к информационному входу блока управления, информационный вход знакогенератора подключен к первому выходу первого блока памяти, второй и третий выходы которого подключены к информационным входам соответственно первого и второго цифроаналоговых преобразователей, выходы которых подключены к первым информационным входам соответственно первого и второго усилителей, первые выходы которых подключены к отклоняющей системе ЭЛТ, отличающееся тем, что, с целью повышения точности устройства, оно содержит второй и третий блоки памяти, первый и второй блоки вычитания, первый и второй информационные входы которых подключены к вторым и третьим выходам соответственно первого и второго усилителей, выходы пер вого и второго блоков вычитания подключены к информационным входам соответственно второго и третьего блоков памяти, выходы которых подключены к вторым информационным входам соответственно первого и второго усилителей, управляющие входы второго и третьего блоков памяти подключены к пятому выходу блока управления.

второго и третьего трип еров, второй выход парного триггера соединим с первым входом второго элемента И, выход которого подктючен к счетному входу счетчик , распределитель импульсов, информационным вход которого является информационным входом блока, а выходы распределителя импульсов, кроме последнего, подключены к вхо- дам третьего элемента ИЛИ, выход которого подключен к первому входу четвертого элемента ИЛИ, последний выход распределителя импульсов соединен с первым входом пятого элемента ИЛИ, выход которого является вторым выходом блока, соединенным с входом третьего элемента задержки, выход которого подключен к второму входу первого элемента И, вторые входы пер- вого и пятого элементов ИЛИ являются входом сигнала Включение блока,

вьгход второго триггера подключен к первому ВХОДУ третьего этемента И, второй вход которого чвчяется входом сигнала Конец иеретччи блока, выход третьего элемента И подключен к второму ВХОДУ второго эпемента HIM, выход которого подкточен к первому входу шестого элемента 1Г1Н и входу четвертого элемента задержки, выход которого подключен к второму входу четвертого элемента ИЛИ, выход которого подключен к входу пятого элемента задержки, выход которого является четвертым выходом блока, и к второму входу шестого элемента ИЛИ, выход которого является первым выходом блока, выход третьего триггера является пятым выходом блока, генератор тактовых импульсов, выход которого является третьим выходом б тока и соединен с вторым входом второго элемента И.

Фиг. 2

т с

rsl Г

г

PU2.6