Цифровой частотный детектор Советский патент 1989 года по МПК H03D3/00 H04N9/00 

Јъ

00 О5

сд со

Изобретение относится к радиотехнике и может использоваться для демодуляции цифровых частотно-модулированных (ИМ) сигналов в телевизионных приемниках системы СЕКАМ.

Цель изобретения - улучшение компенсации сдвига нуля дискриминационной характеристики.

На чертеже приведена структурная электрическая схема предложенного частотного детектора.

Цифровой частотный детектор содержит первый квадратор 1, первый фильтр нижних частот (ФНЧ) 2, делитель 3 частоты, вычитатель 4, элемент 5 задержки, сумматор 6, второй квадратор 7, второй ФНЧ 8, первый элемент 9 памяти, первый и второй ключи 10 и 11, второй элемент 12 памяти.

Цифровой ЧАСТОТНЫЙ детектор работает следующим образом

Входной ЧМ сигнал, который может быть представлен выражением:

ивх, VM Rcoswt,(1)

где R - амплитуда входного ЧМ сигнала;

ы - круговая частота входного ЧМ сигнала;

t - время,

поступает одновременно на входы первого квадратора 1, элемента 5 задержки и первый вход сумматора 6. Элемент 5 задержки осуществляет задержку входного сигнала (1) на один период тактовой частоты, а на его выходах формируется одновременно прямой и инверсный задержанные сигналы, кототэые могут быть представлены выражениями

иаых. .ОА ПР R cosu;(t -); U вых ЬОА иче R cosw(t - г1).

(2)

входу сумматора периодически от строки к строке прямой или инверсный задержанный входной ЧМ сигнал (2).

В сумматоре происходит сложение входного ЧМ сигнала (1) с. задержанным прямымхи инверсным (2)„ В результате этого сложения, на выходе сумматора 6 сигналы будут описываться выражениями:

U,

2Rcos w /2-cos(u; t Bfcl. ъум. Пр

-u.C/2);

UBKX сам кнб -2Rsinu;i/2 sin(u;t - ).(3)

Сигналы (З) поочередно от строки к строке поступают на вход второго квадратора 7, на выходе которого они будут описываться выражениями:

U

„ых. 7ке яр R2 C1 + cos cos(2ujt

-wt) + cos tot cos(2co t -Ц)2 ) ;

ивы ,к. nf R C1 - cosu;t: -cos(2co t - Wt) + cos С cos(2 ujt - -).(4)

30

После фильтрации на выходе второго ФНЧ 8 эти сигналы примут вид:

и ,„«, „р 20 + cos t );

ивМх«кч,им. -

(5)

Сигналы (5) поочередно от строки к строке поступают на второй вход делителя 3.

На выходе первого квадратора 1 сигнал описывается выражением:

ивых пв + соз2ыС)

(6)

Пройдя через первый ФНЧ 2,сигнал (6) примет вид:

45

11 UU ФНч, R2/2

(7)

Изобретение относится к радиотехнике. Цель изобретения - улучшение компенсации сдвига "нуля" дискриминационной х-ки. Детектор содержит квадраторы 1 и 7, фильтры 2 и 8 нижних частот, делитель 3 частоты, вычитатель 4, эл-т задержки 5, сумматор 6, эл-ты памяти 9 и 12 и ключи 10 и 11. "Нуль" дискриминационной х-ки данного детектора находится на частоте резонанса цепи высокочастотных предискажений системы СЕКАМ. С учетом вычитания в вычитателе 4 постоянных значений эл-тов памяти 9 и 12, "нули" будут смещаться от строки к строке на частоты нулевых поднесущих цветоразностных сигналов B-Y и R-Y. При этом обеспечивается симметричная и высоколинейная дискриминационная х-ка для обоих цветоразностных сигналов и одновременно устраняется инверсия цветоразностного сигнала B-Y. Цель достигается введением эл-та памяти 12 и ключей 10 и 11, которые управляются сигналом цветовой синхронизации полустрочной частоты. 1 ил.

Сигналы (2) с прямого и инверсного выходов элемента 5 задержки поступают соответственно на сигнальные входы ключа 10, который управляется сигналом цветовой синхронизации полу строчной частоты, поступающим на его управляющий вход с второго входа цифрового частотного детектора, на который, в свою очередь, он поступает со схемы цветовой синхронизации цифрового декодера СЕКАМ. Под воздействием управляющего сигнала цветовой синхронизации ключ 10 подключает к второму

Сигнал (7) поступает на первый вход делителя 3. В делителе 3 происходит поочередное от строки к строке деление сигналов (6) на сигнал (7), в результате которого сигналы на выходе делителя 3 будут иметь вид:

U

8blX . А ел Пр

2 + 2cos w i ;

55

U6b.x At,. UHB 2 - 2cosu;C,

(8)

Сигналы (8) поочередно от строки к строке поступают на первый вход вычитателя 4. В вьтчитателе 4 поочередно от строки к строке происходит вычитание из сигналов (8) выходных сигналов первого или второго элементов 9, 12 памяти, которые подключаются поочередно к второму входу вы- читателя 4 с помощью ключа 11, управляемого сигналом цветовой синхронизации полустрочной частоты, поступающим с второго входа цифрового частотного детектора на его управляющий вход. В результате на выходе цифрового частотного детектора сигналы будут описываться выражениями:

U

ВЫх Чх пр

2 + 2cos ы А

Вцх Ч V WHB

о -

2cos u)Z- A2 , (9)

де А 2 + К 20

А, 2 + К, К 25

выходной сигнал первого элемента 9 памяти;

выходной сигнал второго элемента 12 памяти; величина, необходимая для компенсации сдвига нуля цветоразностного сигнала B-Y; величина, необходимая для компенсации сдвига нуля цветоразностного сигнала R-Y.

После подстановки в (9) значений 35 , и А2 выходные сигналы цифрового астотного детектора будут описыаться выражениями:

К „ + 2cos

(10)

к, 4В 6-

ВЫХ L/D R- Ч

де

е-Y

со

R-4

в-ч

Кг - 2cos w R.Nf 2 . частота цветоразностного ЧМ сигнала B-Y, частота цветоразност- ного ЧМ сигнала R-Y0

45

30

40

Если подставить в (10) значение для тактовой частоты F т 4F0, где F0 4,268 МГц - частота резонанса цепи высокочастотных предискажений системы СЕКАМ, то легко убедиться, что нуль демодуляционной характеристики предлагаемого цифрового частотного детектора будет находиться

0

5

0

5

5

на частоте Fc 4,286 МГц, а с учетом вычитания в вычитателе 4 посто- . янных А, и А2 нули будут смещаться от строки к строке на частоты нулевых поднесущих Fcp и Fot цвето- разностных сигналов B-Y и R-Y. При этом обеспечивается симметричная и высоколинейная (нелинейность в полосе девиации частоты сигнала цветности не превышает 0,6%) демоду- ляционная характеристика для обоих цветоразностных сигналов и одновременно устраняется инверсия цветоразностного сигнала B-Y.,

Формула изобретения

Цифровой частотный детектор, содержащий последовательно соединенные первый квадратор, вход которого является первым входом цифрового частотного детектора, и первый фильтр нижних частот, выход которого подключен к первому входу делителя напряжения, элемент задержки, вход которого соединен с входом первого квадратора и первым входом сумматора, последовательно соединенные и включенные между выходом сумматора и вторым входом делителя напряжения второй квадратор и второй фильтр нижних частот, первый элемент памяти и вы- р числитель, вход которого подключен к выходу делителя частоты, а выход является выходом цифрового частотного детектора, отличающий- с я тем, что, с целью улучшения компенсации сдвига нуля дискриминационной характеристики, введены первый и второй ключи и второй элемент памяти, при этом сигнальные входы первого ключа подключены к первому и инверсному выходам элемента

5 задержки, а выход его подключен к второму входу сумматора, первый и второй сигнальные входы второго ключа подключены к выходам первого и второго элементов памяти, а выход

Q его - к второму входу вычитателя, при этом управляющие входы ключей

объединены и являются вторым входом цифрового частотного детектора.

0

0