Устройство для перебора сочетаний Советский патент 1989 года по МПК G06F7/06 

IT

-4:

(Л

со со со

о

(Х

Изобретение относится к автомати- ке и вычислительной технике и может быть использовано для построения вычислительных: устройств, предназна ченных, например, для автоматизированного решения задач конструирования радиоэлектронной и вычислительной аппаратуры.

Целью изобретения является упро- щение устройства.

На фиг. 1 представлена структурная схема устройства дня перебора сочетаний на 6 разрядов; на структурная cxei«ia дешифратора,

Устройство содержит п-разрядный регистр 1, логический блок 2, состоящий из элементов И 3 и ШШ 4, логический блок 5, состоящий из элементов HJDi 6 н И 7, дешифратор 8, сум- матор 9, элементы И 10 и 11, формирователь 12 импульса, состоящий из элемента 13 задержки и элемента И 14 синхронизирующий вход 15, выход 16 окончания перебора,

Дешифратор 8 (фиг. 2) содегжит элементы И-ШШ 17, элементы И 18 и НЕ 19,

В работе устройства используется аддитивный аппаратный алгоритм перебора сочетаний о Исходным является сочетание, в котором m единиц записаны в младших (правых) разрядах. Очередное сочетание определяется по формуле

А; А;., +&,,

где А . - предьодущее сочетание; Л;., 2« -f - 1| 1 - число подряд стоящих нулей, начиная с младшего разряда до первой едтиг- цы в (i-l)-M сочетании; k - число подряд стоящих единиц после 1 нулей до пер™ вого очередного нуля. Таким образом, последовательность сочетаний для случая п 5, m 3 имеет вид:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения вычислительных устройств. Целью изобретения является упрощение устройства. Устройство содержит регистр 1, два логических блока 2,5, дешифратор 8, сумматор 9, элементы И 10,14 и формирователь 12 импульсов. Упрощение устройства достигнуто благодаря исключению группы элементов И, сдвигателя кодов и многовходового элемента ИЛИ. 1 з.п.ф-лы, 2 ил.

00111, 1 « О, k « 3, Л, (4),о А, + й, 00111 + 00100 01 Oil,

А, OU01, й, 00001, Аф 01110,йф 00101

10011 i&510110, &7 11010, U,,

00010, 00011, А

А,

в

10101, 11001,

00016, А,о 11100

35 I

Блок

2 формирует двоичный код чис- ла А {, + 2 - 1, а блок 3 - двонч- ньй код, который, будучи преобразованным в дешифраторе 4, становится кодом числа . На вькоде сумматора 9 появляется двоичный код числа А , переписьшаемого по импульсу, по- ; лученному из положительного перепада в формирователе 12 импульса, в регистр 1о При подаче на вход 15 единичного потенциала устройство работает в асинхронном режиме. При работе в синхронном режиме с внешней синхронизацией на вход 15 подаются синформирователь импульса, причем инфор мационньй выход сумматора подгсшочен к информационному входу регистра, i-й (i 1, п-2, где п - число пере40 бираемых элементов) прямой разрядньй выход регистра подключен к пepвo r/ входу i-ro элемента ИЛИ первой группы, первый инверсный разрядный выход регистра подключен к второму входу

5 первого элемента ИЛИ первой группы и к первым входам всех элементов И первой группы, j-й (, п-2) инверсный разрядный выход регистра подключен к J-M входам элементов И первой

хроимпульсы, проходящие через элемент JQ группы, имеющих номера с (j-l)-ro И 11, открытый единичным потенциалом по (п-З)-й, выход (j-l)-ro элемента

И первой группы подключен к второму входу j-ro элемента ИЛИ первой группы, выход 1-го элемента ИЛИ первой группы подключен к i-му разрядному входу первого слагаемого сумматора, (п-1)-й прямой разрядный выход регистра подключен к (п-1)-му разрядс выхода переполнения сумматора 9, Формула изобрет, ения

1, Устройство для перебора сочетаний, содержащее регистр, сумматор, две группы элементов И, две группы элементов ИЛИ, первый элемент И,

55

ному входу первого слагаемого

(00100)2 &2 00010

10101, Аб 11001, ig

00001 00001

I

формирователь импульса, причем инфор мационньй выход сумматора подгсшочен к информационному входу регистра, i-й (i 1, п-2, где п - число перебираемых элементов) прямой разрядньй выход регистра подключен к пepвo r/ входу i-ro элемента ИЛИ первой группы, первый инверсный разрядный выход регистра подключен к второму входу

первого элемента ИЛИ первой группы и к первым входам всех элементов И первой группы, j-й (, п-2) инверсный разрядный выход регистра подключен к J-M входам элементов И первой

ному входу первого слагаемого

LiJ