Устройство для обучения операторов Советский патент 1989 года по МПК G09B9/00 

(Л

ел

о

CD

К

tf-ГфМ

ратора, блок 7 сравнения, элементы И 8,9, триггер 10, элемент ИЛИ 11, блок 12 памяти, элемент ШШ 13, группу элементов 1ШИ 15, группу элемен- тов ИЛИ 16, блок 17 памяти на базе буферного регистра микрокоманд, элемент 18 эадержки, .элемент ШШ 19, пульт 20 руководителя, группу регистров 21 адреса, группу элементов И 22, элемент ИЛИ 23, регистр 24 адреса, блок 25 памяти, регистр 26 числа (значений вероятности неисправности) ., блок 27 сравнения, регистр 28 числа (случайных чисел) , генератор 29 (случайных чисел), элементы 30,31 задержки. 1 ил.

Изобретение относится к тренажерам , в частности, к устройствам для обучения операторов. Целью изобретения является расширение дидактических возможностей устройства за счет введения возможности моделирования возникновения в случайные моменты времени различных реальных неисправностей технической части АСУ, отработки соответствующего каждой смоделированной неисправности алгоритма деятельности по восстановлению исправного состояния технической части АСУ с последующим продолжением отработки прерванного из-за неисправности АСУ основного алгоритма. Устройство содержит регистр 1 адреса, блок 2 памяти, регистр 3 микрокоманд, группу элементов ИЛИ 4, панель 5 индикации и панель 6 управления пульта 14 оператора, блок 7 сравнения, элементы И 8,9, триггер 10, элемент ИЛИ 11, блок 12 памяти, элемент ИЛИ 13, группу элементов ИЛИ 15, группу элементов ИЛИ 16, блок 17 памяти на базе буферного регистра микрокоманд, элемент 18 задержки, элемент ИЛИ 19, пульт 20 руководителя, группу регистров 21 адреса, группу элементов 22 И, элемент ИЛИ 23, регистр 24 адреса, блок 25 памяти, регистр 26 числа (значений вероятности неисправности), блок 27 сравнения, регистр 28 числа (случайных чисел), генератор 29 (случайных чисел), элементы 30,31 задержки. 1 ил.

Изобретение относится к тренажер- ной технике и может быть использовано для обучения операторов автоматизированных систем управления (АСУ).

Цель изобретения - расширение диг- дактических возможностей устройства за счет моделирования возникновения неисправностей технической части АСУ.

На чертеже приведена структурная схема устройства.

Устройство содержит регистр 1 ад- реса, блок 2 памяти, регистр 3 микрр- команд, группу элементов ШШ 4, панель 3 индикации, панель 6 управления, блок 7 сравнения, элементы И 8 и 9, триггер 10, элемент ШШ 11, блок 12 памйти, элемент,ИЛИ 13, пульт 14

оператора ,группу элементов ШШ. 15, группу элементов ИЛИ 16, блок 17 памяти, элемент 18 задержки, элемент ИЛИ 19, пульт 20 руководителя, груп- пу регистров 21 адреса, группу элементов И 22, элемент ИЛИ 23, регистр 24 адреса, блок 25 памяти, регистр 26 числа (значений вероятности неис- правнбсти), блок 27 сравнения, per гистр 28 числа (случайных чисел), генератор 29 (случайных чисел), элементы 30 и 31 задержки.

Панели 6 и 5 являются физической моделью лульта 14 оператора реальной АСУ, на котором выполняются алгоритмы управления.

Блок 2 предназначен для хранения в виде микрокоманд данных о каждой операции основного алгоритма управления. Каждая микрокоманда содержит две микрооперации. В первой хранится код органа панели 5, который изменяет свое состояние в данной операции ал- горитма управления,а во второй - код панели 6, на которой оператор обязан воздействовать в данной операции алгоритма.

Блок 12, разделенный на зоны по количеству возможных неисправностей технической части АСУ, предназначен для хранения в каждой зоне в виде микрокоманд данных об операциях одного из алгоритмов устранения соответствующей неисправности или аварийного алгоритма. Построение микрокоманды такое же, как -в блоке 2.

Регистр 1 предназначен для задания управляющей составляющей основного алгоритма управления. Число ячеек в регистре соответствует числу элементарных операций в алгоритме деятельности Выходы ячеек являются адресными входами блока 2.памяти.

Каждый из регистров 21 предназначен для задания управляющей одного из аварийных алгоритмов деятельности. Число регистров 21 определяет количег- ство возможных для отработки аварийных алгоритмов, а число ячеек в регистре 21 также соответствует числу элементарных операций в аварийном алгоритме .

Регистр 1 при приведении в исходное состояние на выходе формирует сигнал, соответствующий адресу первой микрооперации основного алгоритма.

Регистр 21 при приведении в исходное состояние обнуляются, т.е. сигналы на их выходах отсутствуют.

Регистр 3 хранит микрокоманду, со- ответствзтощую текущей операции алгоритма, выполняемого оператором.

Блок 7 предназначен для контроля безошибрчности действий оператора на панели 6 в управлении по информации, содержащейся в регистре 3.

Элементы И 8 и 9 являются ключевыми и предназначены совместно с триггером 10 для управления выбором блоков 2 или 12 cooTBBjrcTBeHHo для выда- чи оператору данных либо об основном

51509972

алгоритме управления, либо об аварийном.

Блок 17 предназначен для хранения микрокоманды, соответствующей с прерванной из-за возникновения неисправности операции основного алгоритма, и выдачи ее на панель 5 и блок 7 после завершения отработки аварийного алгоритма для продолжения 10 выполнения основного алгоритма, начиная с прерванной операции. При включении устройства блок 17 обнуляется.

Элемент 18 обеспечивает подачу на управляющий вход регистра 3 сигнала, 15 новного алгоритма деятельности one- разрешающего выдачу с его выходов ин- ратора к соответствующему аварийно- формации только после завершения всех му алгоритму деятельности. При полупереходных процессов, связанных с выбором и записью в регистр 3 информаГенератор 29 предназначен для формирования по заданному закону распределения случайных чйсе:1,

X 6 0 ..

Регистр 28 хранит очередное случайное число X I .

Блок 27 предназначен для сравнения значения вероятности неисправности (5 , с случайным числом х . . При получении исхода x.fl; схема формирует управляющий сигнал на переход от осчении исхода сравнения х-(3; продолжается выборка очередных значений

ции об очередной операции из панели 6 или из блока 12. Время задержки определяется наибольшим суммарным временем завершения переходных процессов при прохождении сигналов по

20

вероятности Q,-, и случайного числа

X

I-H

Элемент 30 обеспечивает надежную запись информации в регистры 26 и 28, формируя выходной сигнал с задержкой цепочке: регистр 1 - блок 2 - элемен-25 на время, учитьшающее завершение петы ИЛИ 4 - регистр 3 или по цепочке: реходных процессов при движении уп- элемент И 22 - регистр 21 - блок 12, равляющих и информационных сигналов элементы ИЛИ 4 - регистр 2.

Элементы И 22 - ключевые. Они обеспо цепочке: регистр 24 - блок 25 - регистр 26 или по цепочке: генераного алгоритма деятельности оператора в зависимости от результата моделирования возникновения неисправности,

Пульт 20 формирует сигнал Начало работы, разрешающий оператору приступить к отработке основного алгоритма деятельности, и сигнал Продолжепечивают выбор того или иного аварий- ЗО тор 29 - регистр 28. Увеличением времени задержки можно добиться увеличе - ния периода моделирования неисправности в требуемых пределах.

Элемент 31 формирует на выходе сиг- Блок 25 предназначен для хранения ,г нал управления с задержкой, учитываю- набора значений вероятности возникно- щей время завершения переходных про- вения возможных неисправностей элемен- цессов в блоке 27 при записи в нее тов технической части АСУ Q. , Количе- случайного числа х- из регистра 28 ство ячеек памяти блока 25 соответст- и значения вероятности ( регист- вует числу неисправностей, моделируе- до Р мых устройством.

Регистр 24 предназначен для последовательного формирования команд управления выдачей из регистров 21 значения вероятности неисправности. Чис- ие работы, разрешающий оператору в ло ячеек регистра 24 соответствует процессе отработки аварийного алго- числу ячеек 21 . По по с трое- ритма, не завершая его ,продолжить вы- нию регистр 24 является регистром с полнение основного алгоритма, обратной связью, в котором формирова- Устройство работает следующим об- ние адресов идет по замкнутому циклу, 50 разом.

т.е. после формирования последнего ад- Сигнал Начало работы с выхода реса осуществляется переход к формиро- пульта 20 поступает на вход регист- ванию первого адреса без обнуления. ра 1, приводя его в исходное состоя- Выходы регистра 24 являются одновре- ние, при котором на его выходах форменно разрешающими входа «1 соответст- с мируется адрес микрокоманды в блоке 2, вующих элементов И 22. соответствующей первой микрооперации Регистр 26 предназначен для хране- основного алгоритма, на вход элемен- ния очередного значения вероятности та ИЛИ 11 и на вход элемента И.ПИ 19.- возможной неисправности й-,.С выхода элемента ИЛИ 11 сигнал посновного алгоритма деятельности one- ратора к соответствующему аварийно- му алгоритму деятельности. При полуГенератор 29 предназначен для формирования по заданному закону распределения случайных чйсе:1,

X 6 0 ..

Регистр 28 хранит очередное случайное число X I .

Блок 27 предназначен для сравнения значения вероятности неисправности (5 , с случайным числом х . . При получении исхода x.fl; схема формирует управляющий сигнал на переход от основного алгоритма деятельности one- ратора к соответствующему аварийно- му алгоритму деятельности. При получении исхода сравнения х-(3; продолжается выборка очередных значений

20

вероятности Q,-, и случайного числа

X

I-H

Элемент 30 обеспечивает надежную запись информации в регистры 26 и 2 формируя выходной сигнал с задержко на время, учитьшающее завершение пе реходных процессов при движении уп- равляющих и информационных сигналов

по цепочке: регистр 24 - блок 25 - регистр 26 или по цепочке: генераПульт 20 формирует сигнал Начало работы, разрешающий оператору приступить к отработке основного алгоритма деятельности, и сигнал ПродолжеЭлемент 31 формирует на выходе сиг- нал управления с задержкой, учитываю- щей время завершения переходных про- цессов в блоке 27 при записи в нее случайного числа х- из регистра 28 и значения вероятности ( регист- Р

ие работы, разрешающий оператору в процессе отработки аварийного алго- ритма, не завершая его ,продолжить вы- полнение основного алгоритма, Устройство работает следующим об- разом.

тупает на управляющий вход блока 17, разрешая считывание с него информа - ции, но так как он при включении устройства обнулен, информация на его выходах отсутствует. Этот же сигнал поступает на входы регистров 21, обнуляя -их. По сигналу на адресных входах блока 2 микрокоманда переписывается в блок 17, а через элементы ИЛИ 4- в регистр 3. С выхода элемента ИЛИ 11 сигнал также поступает на вход триггера 10, переводя его в единичное состояние. При этом элемент И8 открывается сигналом, поступающим на его вход с выхода триггера 10,, а эле- мент И ,9 - закрыт. Сигнал с выхода элемента IfflH 19 поступает на вход эле- мент 18, с выхода которого после завершения переходных процессов в регистре 3, -связанных с записью микрокоманды, сигнал поступает на вход,регистра 3, разрешая считывание микрокоманды. Первая микрооперация поступает через элементы ИЛИ 15 на панель 5 индикации, и в .соответствии с кодом органа, записанным в первой .микрооперации, он изменяет свое состояние . Вторая микрооперация, содержащая код органа управления, на который должен воздействовать оператор, через элементы ИЛИ 16 поступает на входы блока 7. Оператор, восприняв данное изменение органа индикации .панели 5, вырабатывает соответствующее управляюо ее воздействие с помощью органа панели 6 управления, код которого с выхода панели поступает на входы блока 7. Если код органа управления совпал с поступившим из регист- ра 3, с выхода блока 7 снимается сигнал, поступающий на входы элементов И 8 и 9„.На выходе открытого элемента И 8 появляется сигнал, поступающий на входы элемента ИЛИ 19 и регистра 1 ад реса, по которому формируется адрес очередной микрокоманды в блоке 2. Далее цикл продолжается. При этом обнов ляется информация и в блоке 17.

Сигнал с выхода элемента ИЛИ 11 од повременно с приходом на вход триггера 10 подается на вход элемента 1ШИ 23, с выхода которого сигнал поступает на управляющий вход регистра 24, на управляющий вход запущенного при включении.устройства генератора 29 и на вход элемента 30 задержки. В регистре 24 формируется очередной адрес ячейки блока 25 памяти , содержащей од-

5

0

5

0

5 0 Б .

9 5

но из записанных в .него значений веро- ятности возникновения неисправности Q., и код этого значения неисправности переписывается.в регистр 26.Кроме того, сигнал с в ыхода регистра 24 поступает На вход соответствующего элемента И 22, открывая его для сигналов управления выбором микрокоманд соответствующего аварийного алгоритма. Гене- / ратор 29 по сигналу на управляющем входе выдает через информационные выходы случайное число х , которое записывается в регистр 28. После за- верщения переходных процессов, сопутствующих записи информации в регистры 26 и 28,, а также, если необходимо, после отработки заданной временной задержки процесса моделирования сигнал с выхода элемента 30 задержки поступает на управляющие входы регистров 26 и 28, разрешая перезапись их содержимого в блок 27, и на вход элемента 31 задержки. После завершения в блоке 27 переходных процессов, сопутствующих записи в схему чисел, с выхода элемента 31 снимается сигнал, поступающий на управляющий вход блока 27 и разрешающий сравнение записанных в него чисел X. и d,. Если в результате выяснилось, что ., то это означает,что такая неисправность не.возникает, на одном выходе блока 27 появляется сигнал Не меньше, поступающий на вход элемента ИЛИ 23 , с выхода которого сигнал поступает на управляющие входы регистра 24 и генератора 29 и на вход элемента 30 задержки. Цикл моделирования неисправности повторяется до появления результата х- - Qj .. В этом слчае на другом выходе появляется сигнал Меньше, соответству- П1ий появлению i-той неисправности. Этот сигнал поступает на вход триггера 10 и переводит его в нулевое состояние. Подача сигнала с единичного выхода триггера 10 на вход элемента И 8 прекращается, и он закрывается. На нулевом выходе триггера 10 появляется сигнал, который, поступая на вход элемента И 9,, открывает его для прохождения сигналов на выход. Сигнал блока 27 поступает также на вход элемента ИЛИ 13, а с его выхода - на вход одного из элементов И 22, открытого сигналом с выхода регистра 24. С выхода данного элемента И 22 сигнал поступает на

управляющий вход соответствующего регистра 21, в котором формируется адрес микрокоманды в блоке 12j соответ- i ствующей первой операции того аварийного алгоритма деятельности, который соответствует неисправности, вероятность возникновения которой записана в выбранной регистром 24 ячейке бло- ка 25 и была выдана на сравнение в ю блок 27. Микрокоманда из блока 12 передается через элементы ИЛИ 4 в регистр 3, Далее, операция с участием оператора проходит аналогично отработке основного алгоритма. Но сигнал t5 с выхода блока 7, поступающий на входы элементов И 8 и 9, далее проходит не через элемент И 8, закрытый ввиду отсутствия сигнала единичного выхода триггера 10, а через элемент 20 И 9, открытый сигналом с нулевого выхода триггера 10. С выхода элемента И 9 сигнал поступает на вход элемента ИЛИ 13, с его выхода сигнал пос- тупает на вход открытого элемента 25 И 22 и далее, с его выхода - на управляющий вход уже задействованного регистра 21. Формируется адрес очередной микрокоманды аварийного алгоритма ицикл продолжается до полного за- зо вершения или до команды руководителя на продолжение отработки основного алгоритма.

При завершении аварийного алгоритма сигнал с последнего выхода данного регистра 21 приходит через элемент ИЛИ 11 на вход триггера 10, переводя его в единичное состояние, закрывая тем самым элемент И 9 и отк- рывая элемент И 8, на управляющий . Q вход блока 17, разрешая считывание из него через элементы ИЛИ 15 и 16 последней записанной микрокоманды, на которой прервалось выполнение основного алгоритма, соответственно на панель 5 д индикации и на блок 7. Далее продолжается отработка оператором основного алгоритма.

Сигнал с выхода элемента I-fflli 11 поступает через элемент ИЛИ 23 на Q вход регистра 24, и возобновляется процесс моделирования неисправности.

Сигнал с выхода элемента ИЛИ 11 подается на входы регистров 21 для их обнуления: регистры 21 готовы к , началу нового .цикла работы.

Устройство вновь работает по формированию основного алгоритма деятельности и моделированрда возникновения

35

i ю t52025зо

. Q д

Q

,

35

неисправности и готово начать формировать любой, из заданных аварийных алгоритмов.

Если руководитель принял решение прервать отработку аварийного алгоритма и продолжить работу по основному алгоритму, с второго выхода пульта 20 . подается сигнал Продолжение работы, который поступает на вход элемента ИЛИ 11, и повторяются все операции, сопутствующие появлению сигнала на последнем выходе любого регистра 2.1 , т.е. считывается последняя записанная микрокоманда из блока 17. переключается триггер 10. управляя совместно с элементами И 8 и 9 переходом от формирования аварийного алгоритма к основному алгоритму, возобновляется моделирование возникновения неисправности и обнуляются регистры 21.

Устройство функционируется до успешного завершения основного алгоритма.

Формула изобретения

Устройство для обучения операторов, содержащее первый регистр адреса, выходы которого соединены с соот- ветствзпощими адресными входами первого блока памяти, первый блок сравнения, входы первой группы которого, подключены к соответствующим выходам пульта оператора, регистр микрокоманд, информационные входы которого подключены к выходам соответствующих элементов ИЛИ первой группы, первые входы которых соединены с соответствующими выходами первого блока памяти, а вторые входы - с соответствующими выходами второго блока памяти, первый элемент ИЛИ, второй элемен.т ИЛИ, первьй вход которого подключен к первому выходу второго блока сравнения,. входы первой группы которого соединены с соответствующими выходами первого регистра числа, первьш и второй элементы И, первые входы которых подключены к выходу первого блока сравнения, а вторые входы - к прямому и инверсному выходам триггера соответственно, третий элемент ИЛИ, которого соединен с входом второго регистра адреса, выходы первого и второго элементов И подключены соответственно -к первому входу первого элемента ИЛИ и второму входу второго- элемента ИЛИ, о т л. и ч а ю щ в е

с я тем, что, с целью раси1ирения дидактических возможностей устройства в него введены третий блок памяти, информационные входы которого подключе- ны к соответств тощим выходам первого блока памяти, элементы ШТИ второй группы, первые и вторые входы которых соединены с соответствующими выходами первой группы регистра микрокр- манды и третьего блока памяти соответственно, а выходы-- с соответствующими входами пульта оператора, элементы ИЛИ третьей группы, первые и вторые входы которых подключены к соответствующим выходам второй группы регистра микрокоманды и третьего блока памяти соответственно, а выходы - к соответствующим входам второй группы- первого блока сравнения, группа регистров адреса, выходы которых .с.оедине- ны с соответствующими входами второго блока памяти, первый элемент задержки вход которого подключен к выходу первого элемента 1ШИ, а выход - к управляющему входу регистра микрокоманды, четвертый элемент ,}1ЛИ, входы группы которого соединены с выходами старшего разряда соответствующих регистров адреса группы, а выход - с управляющим входом третьего блока памяти, S входом триггера, первым входом третьего элемента ИЛИ и управляющими, входами регистров адреса группы, элементы И группы, первые входы которых подключены к соответствующим выходам второго регистра адреса, вторые входы - к выходу второго элемента ИЛИ, & выходы - к информационным входам со

Составитель А.Карпов Редактор В .Бугренкова Техред лТКравчук , Корректор С.Шекмар

Заказ 5818/50

Тираж 469

ВИНИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

5

0

5

0

5

ответствующих регистров адреса группы, пульт руководителя, первый выход которого соединен с первым входом четвертого элемента ИЛИ, вторым входом первого элемента ИЛИ и первым управляющим входом первого регистра адреса, а второй выход - с вторым входом четвертого элемента Р-ШИ, генератор, вход которого подключен к выходу третьего элемента ПТИ, второй регистр числа, информационные входь которого соединены с соответствующими выходами генератора, а выход - с соответствующими входами второй группы второго блока сравнения, второй элемент задержки, вход которого подключен к выходу третьего элемента ИЛИ, третий элемент задержки, вход которого, соединен с выходом второго элемента задержки, а выход - с управля- 1ЮЩИМ входом второго блока сравнения, :и четвертый блок памяти, входы которого подключены к соответствующим выходам второго регистра адреса, а вы- ходь: - к соответствующим информацион- :Ным входам первого регистра числа, управляющий вход которого соединен с выходом второго элемента задержки и с у правляющим входом второго регистра числа, первый выход второго блока сравнения подключен к R - входу триггера, а второй выход - к второму входу третьего элемента РШИ, второй вход первого регистра адреса соединен с выходом первого элемента И, третий вход первого элемента Т-ШИ подключен к выходу второго элемента ИЛИ.

Подписное