Шифратор позиционного кода Советский патент 1990 года по МПК H03M7/00 

1

(Я)4424570/24-24

(22)04.04.88

(46)15.02.90. Бнш. № 6

(72)В.И.Плиш и Я.В.Коханый

(53)681.325 (088.8)

(56)Авторское свидетельство СССР

№ 1311033, кл. Н 03 М 7/00, 1987.

(54) ШИФРАТОР ПОЗИЦИОННОГО КОДА (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации. Цель изобрете.-1 ния - повышение быстродействия шифратора. Шифратор содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6, 7 и элемент- 8 эквивалентности. 1 ил.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации. Цель изобретения - повышение быстродействия шифратора. Шифратор содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6, 7 и элемент 8 эквивалентности. 1 ил.

я

с

Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах кодирования информации.

Цель изобретения - повышение быстродействия шифратора.

На чертеже представлена структурная схема шифратора.

Шифратор содержит генератор 1 так товых импульсов, элемент И 2, счетчик 3, блок 4 ввода информации, коммутатор 5, мультиплексоры 6 и 7 и элемент 8 эквивалентности.

Шифратор позиционного кода рабо- тает следующим образом.

В исходном состоянии отсутствуют сигналы на входах мультиплексора 6 и 7, уровни сигналов с их выходов разрешают прохождение тактовых им- пульсов через элемент И 2 на вход счетчика 3 и информации с прямых выходов разрядов счетчика 3 (кроме старшего разряда) и единичного уровня с выхода элемента 8 эквивалентное- ти (как старшего разряда выходной ин- фо рмации) через коммутатор 5 на вход устройства.

При поступлении сигнала с одного из входов первойf или второй группы выходов (старшей) половины выходов блока 4 ввода-информации на один из входов мультиплексоров 6 и 7 на выходе элемента 8 эквивалентности появляется нулевой (остается единичный) уровень, поступающий на вход старшего разряда адресных входов мультиплексоров 6 и 7. При поступлении со счетчика 3 на остальные адресные входы мультиплексоров 6 и 7 кодовой ком- бинации, которая с учетом установившегося уровня адресного входа старшего разряда соответствует кодовой комбинации, разрешающей прохождение сигнала именно с данного информационно- гр входа, на выходе одного из муль- .типлексоров 6 и 7 появляется сигнал, запрещающий прохождение тактовых импульсов на вход счетчика 3. Появление сигнала на выходе мультиплексора 7 разрешает прохождение через коммутатор 5 информации с инверсных выходов счетчика 3 (кроме старшего разряда) и с выхода элемента 8 эквивалентности.

5

0 5

0 Q 5

5

0

Остановка счетчика 3 служит разрешением считывания информации с выходов устройства. После снятия сигнала с выхода блока 4 ввода информации цикл работы.повториется.

Таким образом, введение элемента совпадения повышает быстродействие устройства в среднем в два раза за счет того, что поиск активного выхода блока ввода информации ведется двумя мультиплексорами одновременно во встречном направлении и сразу только в той половине выходов, к которой относится активный.

Формула изобретения

Шифратор позиционного кода, содержащий блок ввода информации, первая и вторая группы выходов которого соединены с соответствующими информационными входами первого и второго мультиплексоров, генератор тактовых импульсов, выход которого соединен с первым входом элемента И, выход которого соединен с входом счетчика, прямые выходы разрядов которого, кроме старшего, соединены с одноименными входами, кроме последнего, первой группы входов коммутатора и одноименными адресными входами первого мультиплексора, выход которого соединен с вторым входом элемента И, инверсные выходы разрядов счетчика, кроме старшего разряда, соединены с одноименными входами, кроме последнего, второй группы входов коммутатора и одноименными адресными входами второго мультиплексора, выход которого соединен с третьими входами элемента И и коммутатора, выходы которого являются выходами шифратора, отличающийся тем, что, с целью повышения быстродействия шифратора, в него введен элемент эквивалентности, входы которого подключены к соответствующим выходам первой или второй группы блока ввода- информации, выход элемента эквивалентности соединен со старшими разрядами адресных входов первого и второго мультиплексоров и последними входами первой и второй групп входов коммутатора.