Шифратор позиционного кода Советский патент 1991 года по МПК H03M7/00 

о.

4 N5 СЯ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах кодирования информации и телеметрических системах,

Цель изобретения - повышение быстродействия шифратора за счет обеспечения автоматического формирования двоичного кода для непрерывно повторяющегося позиционного кода.

На чертеже представлена функциональная схема шифратора позиционного кода.

Шифратор позиционного кода содержит генератор 1 тактовых импульсов, счетчик 2 импульсов, блок 3 вывода информации, первый 4 и второй 5 мультиплексоры, коммутатор б, первый 7 и второй 8 элементы И, первый 9 и второй 10 элементы И-НЕ, регистр 11, многовходовый элемент И 12, триггер 13.

Шифратор позиционного кода работает следующим образом.

В исходном состоянии при отсутствии сигналов на выходе блока 3 на выходах мультиплексоров 4 и 5 присутствуют условия логической 1, обеспечивая прохождение тактовых импульсов на соответствующий вход регистра 11, в который с приходом каждого тактового им- тульса перезаписывается состояние счетчика 2. Сигналы с выходов регистра через коммутатор 8 поступают на информационные выходы шифратора, Логический О с выхода элемента 12 удерживает триггер 13 в нулевом состоянии, поэтому на управляющем выходе шифратора присутствует сигнал логического О, запрещающий считывание информации с информационных выходов шифратора.

При работе шифратора в режиме формирования двоичных кодов чередующихся позиционных кодов на управляющем входе шифратора устанавливается уровень логического О, блокирующий элемент 10. При совпадение двоичного кода, записанного в регистр 11, с адресным кодом, соответствующим номеру активного выхода блока 3 для одного из мультиплексоров 4 и 5, на выходе элемента И 7 появляется уровень логического О, запрещающий перезапись состояния счетчика 2 в регистр 11. Одновременно перепадом напряжения на выходе элемента 7 с уровня логической 1 до уровня О осуществляется установка по тактовому входу триггера 13 в единичное состояние, что приводит к появлению уровня логической 1 на управляющем выходе шифратора, разрешающем считывание кодовой комбинации с информационных выходов шифратора, В зависимости от того, на выходе какого из мультиплексоров 4 и 5 появился уровень

, логического О, коммутатор б выдает на информационные выходы шифратора прямой или инверсный код, записанный в регистр 11 и соответствующий номеру активного выхода блока 3.

При работе шифратора в режиме формирования двоичного кода непрерывно по- вторяющегося позиционного кода на управляющем входе шифратора устанавли0 вается уровень логической 1. что приводит при срабатывании одного из мультиплексоров 4 и 5 к установке триггера 13 в единичное положение, чем обеспечивается формирование на управляющем выходе

5 шифратора последовательности стробиру- ющих импульсов, разрешающих считывание кода с информационных выходов шифратора. Номер выхода счетчика 2, с которого снимаются сигналы для формирова0 ния указанной последовательности, может выбираться исходя, например, из необходимости визуального контроля количества формируемых кодовых посылок. Формула изобретения

5Шифратор позиционного кода, содержащий блок ввода информации, выходы которого соединены с информационными входами первого и второго мультиплексоров, генератор тактовых импульсов, счетчик

0 импульсов, выход первого мультиплексора соединен с первым входом первого элемента И, выход второго мультиплексора соединен с вторым входом первого элемента И и управляющим входом коммутатора, выходы

5 которого являются информационными выходами шифратора, второй элемент И, отличающийся тем, что, с целью повышения быстродействия шифратора за счет обеспечения автоматического форми0 рования двоичного кода для непрерывно повторяющегося позиционного кода, в него введены регистр, элементы И-ИЕ, триггер и многовходной элемент И, выход которого соединен с информационным входом и вхо5 дом сброса триггера, выход которого соединен с первым входом второго элемента И, выход генератора тактовых импульсов соединен с входом счетчика импульсов и первым входом первого элемента И-НЕ, выход

0 которого соединен с тактовым входом регистра, прямые и инверсные выходы разрядов которого соединены с соответствующими первыми информационными входами коммутатора и адресными входами первого

5 мультиплексора и с вторыми информационными входами коммутатора и адресными входами второго мультиплексора, соответственно, второй вход первого элемента И- НЕ и тактовый вход триггера подключены к выходу первого элемента И, выходы разря(

дов счетчика импульсов соединены с одно-ключены к соответствующим выходам блока именными информационными входами ре-ввода информации, первый вход второго

гистра; выход которого соединен с вторымэлемента И-НЕ является управляющим вхо. входом второго элемента И, выход которогодом шифратора, второй вход подключен к

является управляющим выходом шифрато-5 выходу одного из разрядов счетчика имра, входы многовходового элемента И под-пульсов.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах кодирования информации и телеметрических системах. Цель изобретения - повышение быстродействий шифратора за счет обеспечения автоматического формирования двоичного кода для непрерывно повторяющегося позиционного кода. Шифратор позиционного кода содержит генератор 1 тактовых импульсов, счедчик 2 импульсов, блок 3 ввода информации, первый и второй мультиплексоры 4, 5, коммутатор 6, первый и второй элементы И 7, 8, первый и второй элементы И-НЕ 9, 10, регистр 11, многовходовый элемент И 12 и триггер 13. 1 ил.