Система связи с относительной фазовой и фазоимпульсной модуляцией Советский патент 1990 года по МПК H04L27/18 

1

(2) 4348854/24-09

(22) 23.12.87

(46) 23.04.90. Бюл. № 15

(72) В.Н.Бронников, О.В.Носов,

Ю.П.Серый, В.П.Гриненко и В.П.Жук

(53)621.394.6 (088.8)

(56)Петрович Н.Т. и др. Системы связи с шумоподобными сигналами. М.: Советское радио, 1969, с. 122.

/

(54)СИСТЕМА СВЯЗИ С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ И ФАЗОИМПУЛЬСНОЙ МОДУЛЯЦИЕЙ

(57)Изобретение относится к радиосвязи. Цель изобретения - повышение помехоустойчивости. Для этого система связи с относительной фазовой и фазоимпульсной модуляцией содержит на передающей стороне кодовый преобразователь, блок синхронизации, распределитель импульсов, два канала формирования радиосигнала (КФР),

два формирователя модулирующего сигнала (ФМС), фазоимпульсный модулятор, генератор, передатчик и сумма- тор, а на приемной стороне приемник, согласованный фильтр, пороговый коммутатор, амплитудный и фазовый детекторы, формирователь временных интервалов, три блока памяти,синхронизируемый генератор, блок фиксации сигналов с фазоимпульсной модуляцией, линию задержки, устройство блоков вычитания, АЦП, блок задержки, измеритель временных интервалов,два блока вычисления поправок, два блока вычитания, два решающих блока и блок сумматоров. КФР состоит из блока задержки, генератора шумоподобного сигнала, блока памяти, фазового и балансного модуляторов. ФМС состоит из блока памяти и сумматора. 2 з.п. ф-лы, 12 ил.

(Л

Изобретение относится к радиосвязи. Цель изобретения - повышение помехоустойчивости. Для этого система связи с относительной фазовой и фазоимпульсной модуляцией содержит на передающей стороне кодовый преобразователь, блок синхронизации, распределитель импульсов, два канала формирования радиосигнала (КФР), два формирователя модулирующего сигнала (ФМС), фазоимпульсный модулятор, генератор, передатчик и сумматор, а на приемной стороне приемник, согласованный фильтр, пороговый коммутатор, амплитудный и фазовый детекторы, формирователь временных интервалов, три блока памяти, синхронизируемый генератор, блок фиксации сигналов с фазоимпульсной модуляцией, линию задержки, устройство блоков вычитания, АЦП, блок задержки, измеритель временных интервалов, два блока вычисления поправок, два блока вычитания, два решающих блока и блок сумматоров. КФР состоит из блока задержки, генератора шумоподобного сигнала, блока памяти, фазового и балансного модуляторов. ФМС состоит из блока памяти и сумматора. 2 з.п. ф-лы, 12 ил.

Изобретение относится к передаче дискретной информации и может использоваться в системах телеуправления, связи.

Цель изобретения - повышение помехоустойчивости .

На фиг.1 приведена структурная электрическая схема передающей стороны предлагаемой системы; на фиг.2 - то же, приемной стороны; на фиг.З - блок синхронизации; на фиг. 4 - блок памяти; на фиг. 5 - фазоимпульсный модулятор; на фиг.6 - генератор шумоподобного сигнала; на фиг 7 - формирователь временных интервалов; на фиг. 8 - синхронный генератор;

на фиг.9 - фазовый детектор; на фиг0 10 - измеритель временных интервалов; на фиг.11 - блок вычисления поправок; на фиг.12 - решающий блок.

Система содержит на передающей стороне 1 кодовый преобразователь 2, блок 3 синхронизации, распределитель 4 импульсов, первый канал 5 формирования радиосигнала, состоящий из блока 6 задержки, генератора 7 шумоподобного сигнала, блока 8 памяти, фазового модулятора 9 и балансного модулятора 10, первый формирователь И модулирующего сигнала,состоящий из блока 12 памяти и сумматора 13, второй формирователь ,14 мрду-

Јъ ЬЭ

лирующего сигнала, фазоимпульсный модулятор (ФИМ) 15, генератор 16, второй канал 7 формирования радиосигнала, передатчик 18, сумматор 19, на приемной стороне 20 - приемник 21, согласованный фильтр 22, пороговый коммутатор 23, амплитудный детектор 24, формирователь.25 временных интервалов, первый блок 26 памяти, синхронизируемый генератор 27,фазовый детектор 28, блок 29 Фиксации сигналов с ФИМ, линия 30 задержки, устройство 31 блоков вычитания , аналого-цифровой преобразователь (АЦП) 32, блок 33 задержки, измеритель 34 временных интервалов, третий блок 35 памяти, первый блок 36 вычисления поправок, первый блок 37 вычитания, первый решающий блок 38, второй блок 39 вычисления поправок, блок 40 сумматоров, второй блок 41 памяти, второй решающий блок 42, второй блок 43 вычитания.

Блок 3 синхронизации состоит из синхронизируемого генератора 44 им- пульсов, делителя 45 частоты и линии

46задержки.

Блок 12 памяти состоит из ячеек

47и 48-памяти, ФИМ 15 состоит из генератора 49

импульсов, счетчика 50 импульсов,блока 51 сравнения кодов и формирователя 52 импульсов.

Генератор 7 шумоподобного сигнала состоит из формирователя 53 импульсов, генератора 54 импульсов,элемента И 55, делителя 56 частоты,источника 57 постоянного напряжения,кольцевого счетчика 58, блока 59 элемен- тов И, элемента ИЛИ 60, генератора 61 постоянных кодов, сумматора 62.

Формирователь 25 временных интервалов состоит из генератора 63 импульсов, распределителя 64 импульсов элемента И 65, генератора 66 импульсов, элемента ИЛИ 67, генератора 68 импульсов, формирователя 69 импульсов

Синхронизируемый генератор 27 сое тоит из перемножителя 70, умножителя 71 частоты яа четыре, усилителя 72 нижних частот, АЦП 73 коммутато- ра 74, управляемого генератора 75,делителя 76 частоты.

Фазовый детектор 28 состоит из формирователей 77 и 78 импульсов, RS триггера 79, фильтра 80 нижних частот.

0

п

5

Q

5

5

Измеритель 34 временных интервалов состоит из распределителя 81 импульсов, RS-триггеров 82 и 83,элемента И 84, генератора 85 импульсов,элемента И 86, счетчика 87 импульсов, элементов И 88, счетчика 89 импульсов, элемента И 90, элемента ИЛИ 91. Блоки 36 и 39 вычисления поправок состоят из вычислителей 92 ошибок квантования, включающих делитель 93, генератор 94 постоянных кодов,сумматор 95, блок 96 вычитания и коммутатор 97, которые образуют блок 98 квантования, а также блок 99 умножения, блок 100 определения знака,блок 101 вычитания, сумматоры 102 и 103, блок 104 вычитания и аттенюатор 105.

Решающие блоки 38 и 42 состоят из блока 106 вычитаний, блока 107 определения знака, блока 108 квантования, блока 109 постоянных кодов, сумматора 110 и коммутатора 111.

Система работает следующим образом.

Бинарное дискретное сообщение Uex(t) вводится в сдвиговый регистр, который имеется в кодовом преобразователе 2 с помощью тактовых импульсов из блока 3 и через время T., равное К тактовым интервалам, информация переписывается из сдвигового регистра в выходной регистр памяти, который также содержится в ко- довом преобразователе 2. Генератор блока 3 синхронизации синхронизируется входным сообщением Hex(t). Из блока 3 импульсы с цикловой частотой, сдвинутые относительно друг друга на время, меньшее Тц/200 К,подаются также к формирователям 11 и 14 и фа- зоимпульсному модулятору 15. С двух выходов кодового преобразователя 2 на протяжении времени длительности каждого цикла подаются два бита информации в сумматор второго формирователя 14 и К-2 бита информации в сумматор 13 первого формирователя 11, где производится их сложение по модулю 2 и 2 к соответственно с аналогичными числами, полученными в результате сложения в предыдущем цикле« Для получения указанных сумм служит блок 12, где в одной ячейке памяти хранится предыдущая сумма, а в другой записывается результат текущего суммирования (под управлением импульсов блока 3). Выходной цифровой сигнал формирователя 11 оп

51

ределяет время задержки выходного импульса ИМ 15 относительно импульса, подаваемого на него с блока 3, таким образом производится ФИМ, Распределитель 4 распределяет его входные импульсы четные в один, а нечетные в другой каналы 5 и 17. Под воздействием выходных импульсов распределителя 4 записывается выходной сигнал формирователя 14 в блоке 8 и запускается с задержкой генератор 7. Выходной видеосигнал последнего манипулирует в балансном модуляторе 10 фазу генератора 16, которая предварительно изменена в соответствии с выходным сигналом блока 8 в газовом модуляторе 9. Аналогично формируется радиосигнал в канале 17.Выходные сигналы каналов 5 и 17 суммируются в сумматоре 19 и через передатчик 18 передаются в приемную часть 20„ В последней сигнал усиливается и фильтруется в ее приемнике 21 и согласованном фильтре 22. Выходной сигнал приемной части последнего детектируется в амплитудном детекторе 24 и фазовом детекторе 28 и через пороговый коммутатор 23 передается в синхронизируемый генератор 27, В пороговом коммутаторе 23 по радиоимпульсам уровень огибающей, который превышает порог, подстраивается частота синхронизируемого генератора 27 дающего опорное колебание для фазового детектора 28. При этом частоты входного сигнала последнего могут несколько отличаться. Блок 29 с постоянной задержкой относительно момента максимального экстремума (за время, определяемое существованием импульса, сформированного в формирователе 25) огибающей входного сигнала выдает импульсы. Эти импульсы, определяют моменты выборки и запоминание в АЦП 32 и блоке 26 выходного сигнала фазового детектора 28/, который предварительно задерживается в блоке 33 с целью совмещения момента выборки с максимальными экстремумами огибающей сигнала. Формирователь 25 запускается выходным импульсом блока 29, а при продолжительном их отсутствии (для начального запуска) генерирует их самостоятельно, Измеритель 34 измеряет интервалы между входными импульсами. Результаты этих измерений записываются в блок 35, В блоке 40 производится суммирование

результатов этих измерений так,чтобы получить интервалы ( i,

0

5

0

i 1,1 + п) между текущим последним импульсом (V-M) блока 29 и п + 1 предшествующими (V- 1, V-2, ,,., ..,, i)- n - 1). В блоке 39 вычисляются поправки к дг.)л)-1, как разность среднеарифметических значений ошибок квантования интервалов i с шагом квантования,равным дискрету -С изменения задержки в ФИМ 15. Эти поправки в блоке 43 вычитаются из интервалов , давая в результате уточненные значения ДГ. л) ut V V - 1. В решающем блоке 42 К-2 бит сообщения получаются в виде К-2 разрядного двоичного кода в результате вычисления по следующей формуле:

Я„ т) 2

к-1

entier Ц( v - т)/f x

25

),

0

0

целая часть чисгде entierfX - ла X.

Остальные два бита информации получаются аналогично (за исключением отсутствия величины Т) с помощью решающего блока 38, блока 37, блока 36 из разностей фаз,получаемых в устройстве 31 из запомненных

5 в блоке 26 значений выходного сигнала фазового детектора 28„ В блоке 41 2-й и (К-2)-й бит сообщения запоминаются и выдаются в виде параллельного К-разрядного кода UBV|X(t) к получателю информации вместе с сопровождающим импульсом Uc(t).

Блок 3 синхронизации может быть выполнен так, как показано на

, фиг.З, Входное дискретное сообщение UBX(t) синхронизирует генератор 44, частота которого делится в 2 раз в делителе 45, Выходные импульсы делителя 45 задерживаются в много-

п ОТВОДНОЙ ЛИНИИ 46.

В фазоимпульсном модуляторе 15 после сброса счетчика 50 начинается очередной цикл счета импульсов генератора 49. При равенстве кода от счетчика 50 и внешнего кода,поступа- емого на блок 51, в последнем вырабатывается перепад напряжения, от которого запускается формирователь 52, формирующий короткий импульс.

В генераторе 7 входной импульс сбрасывает в нулевое состояние делитель 56 (делящий импульсы генератора 54) и запускает формирователь 53, формирующий импульсы с длительностью, равной длительности ШПС. За время этого импульса выходные импульсы делителя 56 через элемент И 55 поступают на кольцевой счетчик 58, который вырабатывает L импульсов на его L выходах, которые с помощью блока 59 элементов И поочередно передают уровни кода генератора 61 на L входов элемента ИЛИ 600 Выходные импульсы последовательно суммируются с напряжением на выходе источника 57 в сумматоре 62, образуя двух- полярны й ШПС.

В формирователе 25 входной импульс через элемент ИЛИ 67 запускает формирователь 69. Если входной импульс отсутствует длительное время, например, при включении питания,то генератор 63 через элемент И 65 и элемент ИЛИ 67 запустит формирователь 69о При наличии входных импульсов через распределитель 64 поочередно запускаются генераторы 66 и 68, которые своими выходными сигналами блокируют прохождение импульсов от генератора 63 через элемент И 65,

В блоках 26 и 35 входные коды передаются от предшествующих к последующим ячейкам под воздействием приходящих извне импульсов записи,

В синхронизирующем генераторе 27 частота управляемого генератора 75 подстраивается под умноженную в умножителе 71 частоту внешнего импульсного сигнала во время действия -видеоимпульса от амплитудного детектора 24, В это же время в АЦП 73 запоминается значение уровня выходного сигнала усилителя 72. После окончания этого видеоимпульса коммутатор 74 размыкает обратную цепь автоматической подстройки частоты (АПЧ), а на вход генератора 75 подается через коммутатор 74 заполненное в АЦП 73 значение уровня сигнала,, Частота сигнала генератора 75 делится в 4 раза в делителе 76,

В фазовом детектЬре 28 из двух входных квазигармонических сигналов в формирователях 77 и 78 формируются короткие импульсы в момент перехода этих сигналов через нулевой уровень от1 отрицательных к положительным зна

5

0

5

0

5

0

5

0

5

чениям. Эти импульсы изменяют состояние RS-триггера 79. Сглаживание выходных импульсов фильтра 80 дает сигнал, пропорциональный детектируемой разности фаз,

В измерителе 34 входные импульсы распределяют поочередно на R,S входы RS-триггеры 82 и 83. Вследствие этого импульсы генератора 85 поочередно подаются через элементы И 84 и 86 поочередно на счетчики 87 и 89, каждый из которых перед циклом очередного счета сбрасывается выходным импульсом распределителя 81,

Результаты подсчета импульсов счетчиками 87 и 89 через элементы И 88 и 90 и элемент ИЛИ 91 выводятся на выход измерителя 34, Это количество подсчитанных импульсов определяет длительность измеренного временного интервала.

В блоках 36 и 39 N + 1 входные сигналы, предварительно смещенные (в сторбну увеличения, если они положительны, или уменьшения, если отрицательны) , квантуются в вычислителях 92. Для этого сигнал делится в делителе 93 на величину d , определяемую генератором 94, Выходной сигнал последнего суммируют с величиной 0,5 и из него вычитают величину 0,5 в сумматоре 95 и блоке 96 соответственно. При положительной входной величине, что определяется в блоке 100, выходной сигнал сумматора 95 через коммутатор 97 подается в блок 99, а при отрицательной входной величине используется выходной сигнал блока- 96. Результат квантования умножается на величину и в блоке 99, Таким образом полученная квантованная величина вычитается в блоке 101 из входной величины и образуется ошибка квантования. Ошибки квантования суммируются в сумматорах 102 и 103, а результаты суммирования вычитаются в блоке 104 и ослабляются в п раз в аттенюаторе 105, образуя поправки к определенным разностям фаз или к временным интервалам.

В решающих блоках 38 и 42 в блоке 106 из входной величины вычитается величина ноль или Т (соответственно для блоков 38 и 42),вырабатываемые блоком 109. Результат вычитания квантуют в блоке 108 с шагом квантования 1Г/2 или D , соответственно для блоков 38 и 42, шаг квантования

определяется блоком 109, При отрицательной величине в сумматоре 110 прибавляются к результату квантования соответственно для блоков 38 и

1Ј -Ф

42 величины 4 или 2 , которые вырабатываются в блоке 109 и поступают в сумматор 110 через коммутатор 111 под управлением блока 107.

Формула изобретения

0

Q 5 о Q 5 ф

передатчика, на приемной стороне введены линия задержки, последовательно соединенные амплитудный детектор,пороговый коммутатор, синхронизируемый - генератор, фазовый детектор, блок задержки, аналого-цифровой преобразователь, первый блок памяти, устройство блоков вычитания, первый блок вычисления поправок, первый блок вычитания, первый решающий блок и второй блок памяти, последовательно соединенные формирователь временных интервалов, блок фиксации сигналов с фазюимпульсной модуляцией (ФИМ), измеритель временных интервалов,третий блок памяти, блок сумматоров, второй блок вычисления поправок,второй блок вычитания и второй решающий блок, причем выход согласованного фильтра соединен с входом амплитудного детектора и вторыми входами порогового коммутатора и фазового детектора, выход амплитудного детектора соединен с вторыми входами блока фиксации сигналов с ФИМ и синхронизируемого генератора, выход блока фиксации сигналов с ФИМ соединен с вторым входом аналого-цифрового преобразователя и входами линии задержки и формирователя временных интервалов, первый выход линии задержки соединен с вторыми входами первого и третьего блоков памяти, второй выход линии задержки соединен с вторым входом второго блока памяти, третий вход которого соединен с выходом второго решающего блока,первый выход устройства блоков вычитания соединен с вторым входом первого блока вычитания, первый выход блока сумматоров соединен с вторым входом второго блока вычитания,выход второго блока памяти является первым выходом приемной стороны, вторым выходом которой является третий выход линии задержки.

niHjEJ

Ј-П i J I

BMMMMMIHaMMt

Фм.1

Dm з,п

2,1Z,W К12.Н

Фие.З

ФиеМ

Фиг.3

Фиг. 6

Фиг. 9

От29, &,&,Х

8f

83

82

Ц 84

8f

86

1

89

li

s

r

vl

SO

sL.i

88

91

K3S

фиг. Ю

К 37 fa)

Фив. ff

Фиг. fS

Составитель Н.Лазарева Редактор Н.Рогулич Техред А.Кравчук,-Корректор Н.Ревская

Заказ 842

Тираж 527

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное