Устройство для управления @ -фазным тиристорным регулятором напряжения Советский патент 1990 года по МПК H02M5/22 

Устройство содержит блок 1 управления тиристорами регулятора 2 напряжения, синхронизированный с одной из фаз сети. В состав блока 1 входят соединенные последовательно фазосдви- гакиций узел 3, формирователь 4 управляющих импульсов и узел 5 ограничения длительности управляющих импульсов. Устройство содержит также первый 6, второй 7. третий 8, четвертый 9, пятый 10 и шестой 11 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ-НЕ 12 и 13, выходы которых подключены к входам первого элемента ИЛИ 14. Входы элемента 12 соединены с выходами элементов 6, 8 и 10, а входы элемента 13 - с выходами элементов 7. 9 и 11. Положительный вывод 15 источника питания и выход элемента 14 подключены к вхо- дам первого элемента И 16 через первый и второй блоки 17 и 18 селекции длительности сигнала соответственно. Выход элемента 16 подключен к исполнительному элементу 19 отключения ти- ристорного регулятора 2 (например, к цепи управления контактора), а также к первому входу второго элемента ИЛИ 20, выход которого соединен с его вторым входом и через элемент ИЛИ 21 с вторыми входами второго 22, третьего 23, четвертрго 24, пятого 25, шестого 26 и седьмого 27 элементов И, первые входы которых соединены соответственно с первым - шестым выходами узла 5, а выходы - с первыми входами элементов 6-11 и вторыми входами элементов 11,6,7,8,9 и 10, а также с цепями управления соответствующих тиристоров регулятора 2,

Блок 17 (18) содержит интегратор 28 (29), выход которого подключен к неинвертирующему входу компаратора 30 (31). Инвертирующие входы компараторов 30 и 31 соединены с выходами потенциометров 32 и 33, подключенных к выводам источника питания. Выходы компараторов 30 и 31 являются выходами блокрв 17 и 18, входами которых являются входы интеграторов 28 и 29. Элементы 20-27 позволяют повысить быстродействие отключения тиристорно- го регулятора 2, обеспечить беэДуго- чвое отключение узла 19 путем воздействия на цепи управления его тиристоров, запрещая подачу на них импульсов управления с выходов узла 5. Соединение выхода элемента 20 с его вторым входом обеспечивает его гамо

0 5

0

5

0

5

0

5

блокировку при появлении на выходе элемента 16 сигнала единичного уровня.

Устройство работает следующим образом.

При нормальной работе блоке 1 на выходах узла 5 формируются импульсы U5i, U5 6 (фиг.2) длительностью f, одинаково сдвинутые друг относительно друга по фазе на Т/т. Импульсы управления с каждой пары соседних каналов узла 5 подаются на входы соответствующего элемента 6-11, на выходе которого формируются импульсы фазового несовпадения (U$ - U,,) входных импульсов управления. Длительность каждого импульса на выходе элемента ИСК- ЛЮЧАЮЩЕЕ ИЛИ составляет 7/п, а интервалы между ними составляют If (n-1)/m. Выходные импульсы Ufi , Uft и Uto элементов 6,8 и 10 подаются на входы элемента 12, а выходные импульсы U7, Ug, U,, элементов 7, 9 и 11 - на входы элемента 13. Логическое суммирование этих импульсов с последующим инвертированием при нормальной работе всех каналов блока 1 дает в результате логические нули на выходах элементов 12 и 13.

При неисправности в блоке 1, определяющей отсутствие одного из импульсов управления, например 1)г (фиг.З), неотключении одного из импульсов управления, например и5.г (фиг.4), отсутствии импульсов управления двух соседних каналов, например и52и Uj-.5 (фиг.З), отсутствии импульсов управления тиристорами одной фазы, например и US5 (фиг.6) и др., длительности соответствующих импульсов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ изменяются равно, как и интервалы между ними. Это приводит к появлению чередующихся логических единиц и нулей на выходах элементов 12 и 13 (U12, 1Ц). Импульсы , через блок 18 поступают на вход элемента 16 и при наличии на его другом входе логической единицы 1 (Un) с выхода блока 17 воздействуют на исполнительный элемент 19 отключения тиристорного регулятора 2, а также на элемент 20. Последний, самоблокируясь, запрещает (посредством инвертора 21 и элементов 22-27) подачу импульсов управления с выходов узла 5 на входы управления тиристорного регулятора 2.

Блок 17 формирует напряжение , разрешающее прохождение импульсов

на отключение тиристорного регулятора 2 напряжения с некоторой задержкой по отношению к моменту включения блока 1. Этим исключается ложное сраба- тывание устройства, поскольку при включении блока 1 импульсы управления начиная с и5и , формируются со сдвигом в Т/т длительностью 1 и при существовании первого импульса U s, импульсы U s 5. и UЕgотсутствуют. В результате при включении блока 1 в момент времени Ј (фиг.2) на выходе элемента ИЛИ- НЕ 12 формируется импульс U длительностью Т/га. Блок 17 формирует разрешающее напряжение U,T после исчезновения этого импульса и тем самым вводит запрет на отключение тиристорного регулятора 2.

Напряжение U1T формируется при превышении напряжением интегратора 28 (UUl) порогового напряжения UP| , снимаемого с потенциометра 32.

Устройство сохраняет работоспособность и при полном исчезновении импульсов управления Us, U5C, либо при появлении единичных уровней на усех выходах узла 5. В этом случае на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ устанавливаются логические нули, что определяет появление логических единиц на выходах элементов 12 и 13 и при наличии сигнала U17 приводит к отключению тиристорного регулятора 2.

В процессе изменения углов управления тиристорами регулятора 2 (динамический режим работы регулятора и блока 1) длительности отдельных импульсов управления незначительно колеблются, превышая или не достигая значения в t рад, что мржет привести к появлению на выходах элементов 12 и 13 коротких импульсов. Для исключения их воздействия на элементы 19 и 20 предназначен блок 18,идентичный по принципу действия блоку 17 и формирующий логическую единицу при значениях импульсов U(Z или и,э, достигающих величины около 1Г/п. Процесс формирования импульса U,j показан на фиг.З, где иИ1 - напряжение интегратора 29,Up2- пороговое напряжение, снимаемое с выхода потенциометра 33 (импульс Ulg заштрихован).

При использовании предлагаемого устройства предотвращаются неполно- фазные режимы работы электропривода, подключенного к тиристорному регуля

тору напряжения,- вызванные невключениями тиристоров из-за возможных от-, казов системы управления тиристорами. При этом устройство обеспечивает самоконтроль каналов управления тиристорами, поскольку в качестве сигналов, контролирующих наличие импульсов управления, используются сами импульсы управления.

Таким образом, устройство повышает надежность тиристорного регулятора напряжения, тиристорного электропривода в целом, предотвращает выход из

строя асинхронных электродвигателей, питаемых от тиристорного регулятора напряжения, из-за работы в неполно- фазных режимах.

Применительно к шахтным электри0 ческим сетям устройство, исключая эксплуатацию тиристорного регулятора напряжения в неполнофазном режиме, предотвращает ненормативные изменения уставки срабатывания участкового аппарата защиты от утечек тока на эем5

лю и, следовательно, возможность

несрабатывания этого аппарата в случае касания человека к токоведущим элементам электрической сети на выхо- де тиристорного регулятора напряжения.

Ф

5

0

ормула изобретения

Устройство для управления т-фазным тиристорным регулятором напряжения, содержащее соединенные последовательно фазосдвигающий узел, вход которого предназначен для подключения к одной из фаз сети, формирователь управляющих импульсов и узел распределения с ограничением длительности управляющих импульсов и источник питания устройств ч, отличающееся тем, что, с целью исключения неполно5 фазных режимов работы тиристорного регулятора напряжения,устройство снабжено семью элементами И, шестью элементами ИСКЛЮЧАЮЩЕЕ ИЛИ, двумя элементами ИЛИ-НЕ, двумя элементами

Q ИЛИ, элементом НЕ и двумя блоками селекции длительности сигнала, каждый из которых содержит интегратор, компаратор и потенциометр, причем выходы нечетных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами первого элемента ИЛИ-НЕ, выходы четных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами второго элемента ИЛИ-НЕ, выходы обоих элементов ИЛИ-НЕ подклю5

чены к входам первого элемента ИЛИ, выход которого и положительный вывод источника питания устройства через соответствующие блоки селекции длительности сигнала подключены к входам первого элемента И, выход которого предназначен для подключения к исполнительному элементу отключения тиристорного регулятора напряжения и соединен с первым входом второго элемента ИЛИ, выход которого соединен с его вторым входом и через элемент НЕ подключен к первым входам второго - седьмого элементов И, вторые входы которых соединены соответственно с первым - шестым выходами узла ограничения длительности управляющих импульсов, выходы указанных элементов

5

предназначены для подключения к тирис торам регулятора напряжения и соединены с первыми входами соответственно первого - шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и вторыми входами соответственно шестого, первого, второго, третьего, четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, в каждом из блоков селекции длительности сигнала выход интегратора соединен с неинвертирующим входом компаратора, инвертирующий вход которого соединен с выходом потенциометра, подключенного к выводам источника питания устройства, вход интегратора является входом блока селекции длительности сигнала, выходом которого является выход компаратора.

Изобретение относится к электротехнике и может быть использовано для управления тиристорными регуляторами напряжения, обеспечения самоконтроля систем. Целью изобретения является исключение неполнофазных режимов работы тиристорного регулятора напряжения. В устройство для управления M-фазным тиристорным регулятором напряжения введены логический элемент ИЛИ, логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ по числу выходов узла ограничения длительности управляющих импульсов, два элемента ИЛИ-НЕ, соединенные выходами с входами элемента ИЛИ, а также элемент И и два блока селекции длительности сигналов, подключенные к входам элемента И, выход которого предназначен для подключения к исполнительному элементу отключения тиристорного регулятора напряжения. Каждый из выходов узла ограничения управляющих импульсов соединен с первым входом соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, предыдущим к соответствующему, выходы нечетных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам первого элемента ИЛИ-НЕ, а выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к входам второго элемента ИЛИ-НЕ. Вход первого блока селекции длительности сигналов соединен с положительным выводом источника питания, а вход второго блока соединен с выходом логического элемента ИЛИ. 6 ил.

Фиг.1

Фиг.5