Устройство для управления @ -фазным тиристорным регулятором напряжения Советский патент 1989 года по МПК H02M7/00 

1

Изобретение относится к электротехнике и может быть использовано дл управления многофазными тиристорными регуляторами напряжения, преобразова телями.

Цель изобретения - упрощение уст- ойства.

На фиг. 1 изображена схема пред- |пагаемого устройства; на фиг. 2 - ди граммы напряжений на соответствую- |щих элементах, поясняющие его работу I Устройство содержит интегратор 1, Подключенный входом к одной из фаз Ьети, а выходом - к инвертирующему 1входу входного компаратора 2. Инвер- |тирующий вход последнего соединен с выходом формирователя 3 управляющего напряжения, а выход подключен через дифференцирующее звено 4 и диод 5 к входу интегратора 6. Вход последнего соединен с неинвертирующими входами компараторов 7-11, инвертирующие входы которых подключены к выходам делителей 12-16 напряжения, соединенны}}: одним из выводов с общим выводом 17 устройства. Выходы компараторов 7-11 подключены к входам узла 18 ограничения длительности управляющих импульсов.

В случае использования предлагаемого устройства для импульсно-фазо- вого управления трехфазным регулятором напряжения (т 3) узел 18 содер- :кит пять элементов НЕ 19-23, три элемента И .24-26 и два элемента ИЛИ 27-28. Входы элементов НЕ 19-23 подключены к выходам соответствующих

компараторов 7-11. Первый вход элемента И 24 соединен с положительным выводом 29 источника питания, к которому также подключены вторыми выводами делители 12-16. Первые входы элементов И 25 и 26 и элементов ИЛИ 27 и 28 соединены с выходами компараторов 7, 8, 10 и 11 соответственно. Вторые входы элементов И 24-26 и элементов ИЛИ 27 и 28 соединены с выходами элементов 21-23, 19 и 20 соответственно. Выходы элементов И 24-26, элементов ШШ 27 и 28 и вход интегратора элемента НЕ 21 являются вькодами узла 18 и предназначены для подключения к управляющим цепям тиристоров регулятора напряжения.

Устройство для управления т-фаз- ным тиристорным регулятором напряжения работает следующим образом.

Интегратор 1 формирует пилообразное напряжение U (фиг. 2) длителностью п рад, .синхронизированное с началом полуволны одного из фазных нпряжений сети. Оно подается на неинвертирующий вход входного компаратора 2, на инвертирующий вход которого подается управляющее напряжение U, с выхода формирователя 3. На интервалах превышения пилообразным напряжением и значения управляющего напряжения Uj, на выходе входного компаратора 2 формируются прямоугольные импульсы Uj. Их передние фронты вьще ляют посредством дифференцирующей цепи 4. С выхода последней передние фронты и импульсов и через диод 5

подаются на вход интегратора 6. Диод 5 препятствует попаданию на вход интегратора 6 импульсов, совпадающих с задними фронтами прямоугольных импульсов Uj. С выхода интегратора 6 снимаются пилообразные импульсы U длительностью 2Т рад, синхронизированные с передними фронтами U импульсов и. (следующие между передними фронтами Од импульсов U), Эти пилообразные импульсы подаются на неинвертирующие входы компараторов 7-11, на инвертирующие входы которых подаются с выходов делителей 12-16 соответственно постоянные напряжения смещения -U, . Количество компараторов и делителей напряжения принимают равны 2т-1, где m - количество фаз сети. Величины напряжений смещения принимают при этом равными n/2m части амплитуды пилообразного напряжения Ug. В случае реализации устройства для тиристорного регулятора с m 3 величины напряжений смещения, снимаемых с выходов делителей 12-16 устанавливаются равными 1/6, 1/3, 1/2, 2/3, 5/6 величины длительности амплитуды пилообразного напряжения.

Регулировку угла отпирания тиристоров производят изменением величины управляющего напряжения Uj.

Упрощение предлагаемого устройст ва обусловлено исключением из пего фазорегулятора и генераторов пилооб. разного напряжения с одинаковыми ам- рлитудами.

10

Формула изобретения

Устройство для управления т-фаз- ным тиристорным регулятором напряже 5 ния, содержащее два интегратора, входной компаратор, формирователь управляющего напряжения, делитель на пряжения и 2т-1 компараторов, отличающееся тем, что, с

20 целью упрощения, оно снабжено дифференцирующей цепью с диодом на выходе, 2т-1 делителями напряжения и узлом ограничения длительности управляющих импульсов, при этом вход

25 первого интегратора предназначен для подключения к одной из фаз сети, а выход соединен через дифференцирующую цепь диод с входом второго интегратора, выход которого соединен с

Положительный потенциал напряжения зо неинвертирующими входами компаратопитания и,. , а также иьтульсы U-j-U,

ров, инвертирующие входы которых

с выходов компараторов 7-11 подаютсоединены с выходами соответствуюна входы узла 18 ограничения длитель- щих делителей напряжения, каждый ности импульсов, где длительности им- из которых- подключен к положитель- пульсов U7,...,U, доводят до величи- g выводу устройства и общему вы- ны 1 рад (соответственно импульсы Ujy ,... jUjg ) . С выхода первого канала узла 18 снимаются прямоугольные имводу соответственно, выходы коьшара- торов и положительный вывод устройства соединены с соответствующими входами узла ограничения длительнос- лп ти управляющих импульсов, при этом узел ограничения длительности управляющих импульсов содержит 2т-1 элементов НЕ, m элементов И и т-1 элементов ИЛИ, при этом выходы первых

синводу соответственно, выходы коьшара- торов и положительный вывод устройства соединены с соответствующими входами узла ограничения длительнос- лп ти управляющих импульсов, при этом узел ограничения длительности управляющих импульсов содержит 2т-1 элементов НЕ, m элементов И и т-1 элементов ИЛИ, при этом выходы первых

пульсы U4 длительностью Т рад, хронизированные с передними фронтами и импульсов и , Ограничение длитель-. ности управляющих импульсов величиной IT рад производят (при m 3) следующим образом.

Импульс и,, формируют на интервале 45 компараторов соединены с первы- отсутствия импульса U,, длительность ми входами соответствующих элементов которого составляет 1/2 часть пилообразного импульса Ug . Импульс U формируют в течение существования импульса и, и отсутствия импульса U . Ос- gg тальные импульсы формируются аналогично. Таким образом, максимальную длительность импульсов управления тиристорами при постоянном значении угла их отпирания доводят до ТГ рад. Этим gg обеспечивается работоспособность устройства: надежное отпирание тиристоров независимо от угла их включения и предотвращение ложных включений.

И и входами соответствующих элементов НЕ, выходы последних т-1 компараторов соединены с первыми входами соответствующих элементов ИЛИ и входами соответствующих элементов НЕ, выходы последних элементов НЕ, начиная с т-го, подключены к вторым входам соответствующих элементов И, начиная с первого, выходы первых т-1 элементов НЕ подключены к вторым входам соответствующих элементов ИЛИ начиная с первого, выходы элементов И и ИЛИ, а также выход; (т+1)-го

lSSA

, Регулировку угла отпирания тиристоров производят изменением величины управляющего напряжения Uj.

Упрощение предлагаемого устройст ва обусловлено исключением из пего фазорегулятора и генераторов пилооб. разного напряжения с одинаковыми ам- рлитудами.

10

Формула изобретения

Устройство для управления т-фаз- ным тиристорным регулятором напряжения, содержащее два интегратора, входной компаратор, формирователь управляющего напряжения, делитель напряжения и 2т-1 компараторов, отличающееся тем, что, с

целью упрощения, оно снабжено дифференцирующей цепью с диодом на выходе, 2т-1 делителями напряжения и узлом ограничения длительности управляющих импульсов, при этом вход

первого интегратора предназначен для подключения к одной из фаз сети, а выход соединен через дифференцирующую цепь диод с входом второго интегратора, выход которого соединен с

щих делителей напряжения, каждый из которых- подключен к положитель- выводу устройства и общему вы-

воду соответственно, выходы коьшара- торов и положительный вывод устройства соединены с соответствующими входами узла ограничения длительнос- ти управляющих импульсов, при этом узел ограничения длительности управляющих импульсов содержит 2т-1 элементов НЕ, m элементов И и т-1 элементов ИЛИ, при этом выходы первых

компараторов соединены с первы- ми входами соответствующих элементов

И и входами соответствующих элементов НЕ, выходы последних т-1 компараторов соединены с первыми входами соответствующих элементов ИЛИ и входами соответствующих элементов НЕ, выходы последних элементов НЕ, начиная с т-го, подключены к вторым входам соответствующих элементов И, начиная с первого, выходы первых т-1 элементов НЕ подключены к вторым входам соответствующих элементов ИЛИ начиная с первого, выходы элементов И и ИЛИ, а также выход; (т+1)-го

чения к цепям управления соответстжения.

Изобретение относится к электротехнике и может быть использовано для управления многофазными тиристор- ными регуляторами напряжения и преобразователями. Целью изобретения является упрощение устройства. Оно содержит два интегратора 1 и 6, первый из которых своим входом подключен к одной фазе сети, входной компаратор 2, формирователь 3 управляющего на

Фиг. г