Устройство для приведения кодов Фибоначчи к минимальной форме Советский патент 1990 года по МПК H03M7/30 

Изобретение относится к вычислительной технике и может быть исполь- зрвано для получения кодов Фибоначчи

Цель изобретения - расширение об- ласти применения за счет получения всех форм р-кодов Фибоначчи.

На чертеже представлена структурная схема устройства для приведения кодов Фибоначчи к минимальной форме (для п 6, р 1).

Устройство содержит группу блоков

1

.1-1.6 свертки, группу коммутаторов

3

2|. 1-2.6, первый и второй элементы

3 и 4, вход 5 запуска устройстваs в торую группу выходов 6.1-6.6 устройства, группуэлементов И 7.1-7.4, первую группу выходов 8.1-8.6 устройства, вход 9 задания положительного основания устройства, группу тактовых вводов 10.1-10.5 устройства, группу ,нформационных входов 11 устройства, дход 12 задания отрицательного основания устройства, первый и второй йходы 13 и 14 задания вида операции устройства.

Устройство работает следующим образом.

Предположим, что необходимо получить различные кодовые комбинации Числа +2.

3

о

2-35

вес разрядов.

00 01 00

код числа.

( Перед началом преобразования на управляющие входы подаются следующие Сигналы: вход 12 - 1, вход 5 - 1, вход 14 - 1, вход 9 - О. На информационные входы 11 подается Входная комбинация - 000100 в пара- фазном коде, т.е. значение 010101100101. Так как на вход 14 поступает 1, то в блоки свертки запи- сывается инверсное значение - 111011. По команде на входе 10.1 содержимое блока свертки 1.6 инвертируется. На выходах 6 устройства появляется код 100100. По команде на входе 10.2

выполняется условие свертки для триады, образованной блоками 1.4-1.6 свертки и происходит инвертирование содержимого блоков 1.4-1.6 свертки, на выходах 6 устройства появляется код 011100. При поступлении команд на входы 10.4 и 10.3 никаких изменений не происходит,так как не выполняется условие свертки в триадах,

Q

5 0 5

0

5

0

0

5

образованных блоками 1.2-1.4 и 1.3- 1 .5 свертки.

По команде на входе 10.5 происходит инвертирование содержимого блоков 1.1-1.3 свертки, так как выполняется условие свертки. На выходах 6 устройства появляется код 011011.

Кроме того, за устройством сохранена функция приведения кода Фибоначчи к максимальной форме. Так как прототип предлагаемого устройства работает в кодах с отрицательным иррациональным основанием,то для того, чтобы предлагаемое устройство работало и в кодах с положительным основанием, оно содержит элементы И 3 и 4, выполняющие роль ключа. При поступлении на вход 12 нулевого, а на вход 9 единичного потенциала, свидетельствующего о положительном основании, обеспечивается прохождение единицы с первого выхода блока 1.2 свертки на первый вход блока 1.1 свертки, а связь между первым выходом блока 1,6 свертки и первым входом блока 1.5 свертки разрывается. И наоборот, при поступлении нулевого потенциала на вход 9, а на вход 12 - единичного, обеспечивается прохождение единицы с первого выхода блока 1.6 свертки на первый вход блока 1.5 свертки, а связь первого выхода блока 1.2 свертки с первым входом блока 1.1 свертки разрывается.

Элементы 7.1 и 7.4 обеспечивают синхронный и асинхронный режимы работы устройства при последовательной и одновременной подаче потенциалов на тактовые входы 10.1-10.5 устройства соответственно.

Формула изобретения

Устройство для приведения кодов Фибоначчи к минимальной форме, содержащее группу блоков свертки, группу коммутаторов, первый элемент И и группу элементов И, причем нечетные информационные входы группы устройства соединены с первыми информационными входами соответствующих коммутаторов группы, вторые информационные входы которых соединены с соответствующими четными информационными входами группы устройства, первый и второй входы задания вида операции которого соединены соответственно с первыми и вторыми управляющими входами коммутаторов группы, первый выход 1-го (1 .3 - П - 1, П - разрядность кода) блока свертки группы соединен с первым информационным входом (1-1)- го и с вторым информационным входом (1-р-1)-го блоков свертки группы, первый выход второго блока свертки группы соединен с первым входом первого элементами, второй вход и выход которого соединены соответственно с входом задания положительного основания устройства и с первым информационным входом первого блока свертки группы, выходы коммутаторов группы соединены с третьими информационными входами соответствующих блоков свертки группы, вторые и третьи выходы которых являются соответствующими выходами первой и второй групп устройства, вход запуска которого соединен с управляющими входами блоков свертки группы, второй выход К-го (К 1 - П-2) блока свертки группы соединен

с первым входом К-го элемента И группы, отличающееся тем что, с целью расширения области применения за счет получения всех форм р-кодов Фибоначчи, оно содержит второй элемент Л, причем первый выход п-го блока свертки группы соединен с первым входом второго элемента И,

Q второй вход и выход которого соединены соответственно с входом задания отрицательного основания устройства и с первым информационным входом (п-1)-го, с вторым информационным

5 входом (п-2)-го блоков свертки группы, выход К-го элемента И группы соединен с первым установочным входом (К+1)го и с вторым установочным входом (К+р+1)-го блоков свертки

0 группы, группа тактовых входов устройства соединена с вторыми входами соответствующих элементов И группы и с первым информационным входом п-го блока свертки группы.

25

Изобретение относится к вычислительной технике. Цель изобретения - расширение области применения за счет получения всех форм P-кодов Фибоначчи. Устройство содержит группу блоков 1 свертки, в которые через группу коммутаторов 2 записывается код числа. Группа элементов И 7 обеспечивает работу устройства в потактовом, либо асинхронном режиме. Элементы И 3 и 4 выполняют роль ключа. 1 ил.