Преобразователь сигнала тензомоста в интервал времени Советский патент 1990 года по МПК G01R17/10 G01B7/16 

Изобретение относится к электроизмерительной технике и может быть использовано для измерения деформации с помощью тензорезисторов.

Целью изобретения является повышение чувствительности и точности преобразования за счет увеличения числа

рабочих плеч тензомоста и автоматичес- кой компенсации начального разбаланса.

На чертеже представлена функциональная схема преобразователя.

Преобразователь содержит источник .1 постоянного напряжения, полюса которого соединены с резистивным делителем 2 и тензомостом 3, а через разрядные резисторы 4-1 и 4-2 и через измерительный коммутатор 5 и коммутатор 6 обратной связи - с входами ком- пенсирующего операционного усилителя 7 и интегратора 8, к выходу и входу которого соответственно присоединены входы компаратора 9, выход дополнительного операционного усилителя 10 через ключ 11 соединен с выходом ре- зистивного делителя 2 и неинверсным входом усилителя 7, первый вход блока 1,2 управления соединен с вторым зажимом питания тензомоста 3, второй вход - с выходом компаратора 9, первый выход блока 12 соединен с регулирующим входом усилителя 10, второй, третий и четвертый - с коммутаторами 5 и 6, пятый - с ключом 11, шестой является знаковым, седьмой - информационным.

Блок 12 управления в свою очередь содержит элемент 13 сброса и тактирования с ключом 14, инвертор 15, эле- менты И 16-19, элемент ИЛИ 20, триггеры 21-23, одновибраторы 24-25, регистр 26 последовательных приближений и цифроаналоговый преобразователь (ПАП) 27.

Преобразователь работает следующим образом.

В исходном состоянии ключ 14 разомкнут. Элемент 13 вырабатывает на одном из своих выходов сигнал сброса, который поступает на соответствующий вход регистра 26 и на один из входов элемента ИЛИ 20, вызывая сброс D- триггера 22 в ноль. При этом в регистре 26 устанавливается комбинация 011...1, которая посредством ЦДЛ 27 преобразуется в эквивалентное напряже- ние определенной величины и полярности, поступающее затем в цепь балансировки нуля операционного усилителя 10 Нулевой сигнал с другого выхода элемента 13 после инвертирования инвертором 15 сбрасывает триггер 21 в ноль при этом замкнуто по одному ключу в коммутаторах 5 и 6, а конденсатор интегратора заряжен до своего макси- мального значения напряжения. Если полярность этого напряжения такая, как изображено на чертеже, то это означает, что замкнуты нижние ключи коммутаторов и на выходе компаратора 9 сигнал нулевого уровня,

С замыканием ключа 14 начинается непосредственная работа преобразователя. Элемент 13 снимает сигнал сброса на первом своем выходе, а на втором генерирует сигнал Пуск, с появлением которого замыкается ключ 11 и срабатывает одновибратор 25, реагирующий на любое изменение состояния его входа. Импульс с выхода одновибра тора поступает на счетный вход D-триг гера 23 и производит его установку в состояние, определяемое сигналом с компаратора 9, т.е. в ноль. При этом замыкаются верхние ключи коммутаторов и конденсатор интегратора начинает разряжаться. Готовность интегратора к первому такту интегрирования фиксируется компаратором, сигнал 1 с выхода которого запускает одно- вибратор 24, который также реагирует на любое изменение состояния его входа . Импульс с выхода одновибратора поступает на вход элемента И 16, на втором входе которого уже присутствует сигнал с выхода элемента 13. Элемент И 16 срабатывает и запускает триггер 21. При этом верхние ключи коммутаторов размыкаются, а средние замыкаются и начинается первый такт интегрирования, длительность которого отсчитывается элементом 13 с момента установки триггера 21 в единичное состояние.

На неинвертирующем входе операционного усилителя (ОУ) 7 фиксируется напряжение UAtUK, где ил - выходное напряжение левого плеча тензомоста; Uц - напряжение компенсации. Такое же напряжение фиксируется на выходе правого плеча тензомоста. Ток, протекающий через конденсатор интегратора

ТТ . -i-TT. ТТ

(1)

UA±UK-Un

I, --,

К8ЫХ

м

где I - ток первого такта интегрирования;

Un - выходное напряжение ненагруженного правого плеча тензомоста;

R ВЬ(Х - выходное сопротивление правого плеча тензомоста. Учитывая то, что

UA-Un Ј0En; и R6b,x R0/2, где Е п - напряжение питания тензомоста;

Ј0 - относительное значение начального разбаланса тензомоста;

5158П26П

- суммарный коэффициент передачи ЦАП и цепи балансировки нуля ОУ; сопротивление тензорезистора,

имеем

2EnieftiK)

R,

26П

цикле преобразования D-триггер 22 будет устанавливаться в 1, а после срабатывания компаратора - сбрасываться, формируя выходную величину преобразователя в виде временного интервала

Изобретение относится к электроизмерительной технике и может быть использовано для измерения деформацией с помощью тензорезисторов. Цель изобретения - повышение чувствительности и точности преобразования - достигается путем увеличения числа рабочих плеч тензомоста и автоматической компенсации начального разбаланса. Для этого в преобразователь введены два рабочих плеча тензомоста, второй разрядный резистор, соединяющий третьи входы коммутаторов с общей шиной, дополнительный операционный усилитель, неинвертирующий вход которого соединен с вторым выходом тензомоста, резистивный делитель, вход которого подключен к источнику постоянного напряжения, а выход - к неинвертирующему входу компенсирующего операционного усилителя, ключ, соединяющий выход названного дополнительного операционного усилителя с выходом делителя, и блок управления, имеющий два входа, первый из которых соединен с выходом источника постоянного напряжения, а второй - с выходом компаратора, и семь выходов, первый из которых соединен с целью балансировки нуля дополнительного операционного усилителя, второй, третий и четвертый соединены с упавляющими входами коммутаторов, пятый выход соединен с управляющим входом ключа, а шестой и седьмой выходы являются выходами преобразователя. Введенные усовершенствования позволяют сохранить нечувствительность к изменениям напряжения питания и остаточных параметров ключей коммутатора. 1 з.п. ф-лы, 1 ил.

10

После окончания заданного времени первого такта интегрирования сигнал Пуск на выходе элемента 13 становится равным нулю. Срабатывает одно- вибратор 25 и в D-триггер 23 снова заносится состояние компаратора 9. Одновременно с этим сбрасывается триг- гер 21 и размыкается ключ 11. В коммутаторах замыкаются соответствующие разрядные ключи и конденсатор интегратора начинает разряжаться током

20

т JJS- Li 2Rp

(3)

где R р - сопротивление разрядного резистора 4.

Момент окончания разряда фиксируется компаратором 9. При этом срабатывает одновибратор 24, импульс с его выхода через элемент И 17 воздействует на счетный вход регистра. Состояние прямого выхода D-триггера 23, соединенного с информационным входом регистра, заносится в последний и на выходе регистра появляется комбинация Q011...1, где Q - состояние выхода названного триггера.

Далее элемент 13 снова формирует сигнал Пуск и весь описанный процесс аналогичным образом повторяется до тех пор, пока не завершится компенсация. Завершение компенсации возможно при том условии, что компенсирующее напряжение U к входит в формулу (1) со знаком плюс nptt максимальном коде регистра и со знаком минус при минимальном, а его наибольшая величина - не меньше величины начального разбаланса тензомоста. Данное условие продиктовано необходимостью обеспечить правильное занесение информации в регистр и легко выполнимо путем опытного подбора коэффициентов передачи ЦАП и цепи балансировки нуля операционного усилителя Ю.

По завершении процесса компенсации устройство готово к измерению, о чем свидетельствует сигнал конца преобразования регистра, поступающий на D-вход триггера 22. При этом после исчезновения сигнала Пуск в каждом

10

-- 20

25

30

35

50

lill- -E-i : R,

(4)

(5J

J-2 о

где Т, - длительность первого такта

интегрирования;

Ј - относительное значение текущего разбаланса тензомоста. С учетом того обстоятельства, что после завершения компенсации К Ј0 с заданной.степенью точности, определяемой разрядностью ЦАП, формула преобразования устройства примет окончательный вид

т .llL TZ . .

На втором выходе преобразователя, соединенного с прямым выходом D-триггера 23, в это время присутствует информация о знаке измеряемой величины .

Из формулы (.5) преобразования видно, что по сравнению с известным устройством повышается чувствительность преобразователя за счет увеличения числа рабочих плеч тензодатчика при одновременном сохранении нечувствительности к изменениям напряжения питания и остаточных параметров ключей коммутатора. При этом за счет автоматической компенсации начального разбаланса, также независимой от изменения напряжения питания, повышает- дО ся точность преобразования.

Формула изобретения

55

компенсирующего операционного усилителя, сигнальные и правляющие входы которого объединены с соответствующими входами измерительного коммутато ра, компенсирующий операционный усилитель, инвертирующий вход которого подключен к выходу коммутатора обратной связи, а выход - к неинвертирующему входу интегратора, блок уп- равления, отличающийся тем, что, с целью повышения чувствительности и точности преобразования, в него введены два резисторных плеча образующих второй выход тензомоста, второй разрядный резистор, дополнительный операционный усилитель, ключ резистивный делитель, входы которого подключены к соответствующим выводам источника постоянного напряжения, а выход - к неинвертиругащему входу компенсирующего операционного усилителя, к инвертирующему входу дополнительного усилителя и через ключ - к выходу дополнительного усилителя, неинвертирующий вход которого соединен с вторым выходом тензомоста, при этом первый вывод второго разрядного резистора соединен с общей шиной, а второй - с третьими входами обоих коммутаторов, первый вход блока упраления соединен с вторым зажимом питания тензомоста, второй вход - с выходом компаратора, первый выход - с цепью балансировки нуля дополнитель- , ного операционного усилителя, второй третий и четвертый выходы соединены с управляющими входами коммутатора, пя гый выход соединен с управляющим входом ключа, а шестой и седьмой вы- ходы являются выходами преобразователя.

тактирования с ключом, оДин вывод оторого соединен с общей шиной, два -триггера, четыре элемента И, элеент ИЛИ, два одновибратора, инвертор, риггер, регистр последовательных риближений и цифроаналоговый преобразователь, подключенный к выходу регистра, выход и второй вход которого являются первым выходом и первым вхоом блока соответственно, второй вход которого соединен с входом первого одновибратора и информационным вхоом первого D-триггера, счетный вход которого подключен к выходу второго одновибратора, а оба выхода раздельно соединены с первыми входами первого и второго элементов И, вторые входы которых объединены и подключены к инверсному выходу триггера, а выходы являются вторыми и третьими выходами блока, четвертый выход которого соединен с прямым выходом триггера и с входом элемента сброса и тактирования, первый выход которого соединен с входом сброса регистра и первым входом элемента ИЛИ, а второй - с входом инвертора, второго одновибратора, первым входом третьего элемента И и с питым выходом блока, шестой выход которого соединен с прямым выходом первого D-триггера и с информационным входом регистра, выход конца преобразования которого соединен с информационным входом второго D-триггера, счетный вход которого подключен к выходу инвертора, объединенного с первым входом четвертого элемента И с R-входом триггера, а выход является седьмым выходом блока, вторые вхбды третьего и четвертого элементов И и элемента ИЛИ объединены и подключены к выходу первого одновибратора, а их выходы соединены с S-входом триггера, со счетным входом регистра и с R-входом второго D-триггера соответственно.

Щ