Трехканальный мажоритарный элемент Советский патент 1990 года по МПК H03K19/23 

(Л

с

Изобретение относится к автоматике и телемеханике и может быть использовано в резервированных системах управления реверсивным электроприводом в системах автоматики, телемеханики, информационно-измерительной техники. Цель изобретения - повышение выходной мощности, КПД, надежности и расширение функциональных возможностей устройства. Устройство содержит три основных операционных усилителя, основные мажоритарные блоки отрицательной и положительной полярностей. Для достижения цели в устройство введены в каждый канал инвертор, дополнительные мажоритарные блоки положительной и отрицательной полярностей, операционный усилитель контроля, резистивные делители и новые функциональные связи. 1 ил.

Изобретение относится к автоматике и электротехнике и может быть использовано в резервированных системах управления реверсивным электроприводом в системах автоматики, телемеханики, информационно-измерительной технике .

Целью изобретения является повышение выходной мощности, КПД, надежности и расширение функциональных возможностей элемента.

На чертеже представлена схема предлагаемого элемента.

Трехканальный мажоритарный элемент содержит в каждом канале основной операционный усилитель 1 (2,3), общие для всех каналов основные мажоритар- ные блоки отрицательной 4 и положительной 5 полярностей, дополнительные мажоритарные блоки положительной 6 и отрицательной 7 полярностей и в каждом канале инвертор 8 (9, 10), операционный усилитель 11 (12, 13) контроля. Кроме того, элемент содержит резистивные делители 14 и 15 напряжения соответственно в инвертирующих к неинвертирующих трактах основных Ъпера- ционных усилителей 1-3, а также реверсивные делители 16 и 17 напряжения соответственно в инвертирующем и неинвертирующем трактах операционных усилителей 11-13 контроля. Каждый основной мажоритарный блок 4 и 5 содержит шесть включенных попарно последовательно ключевых элементов 18-23 и 24-29, соответственно, каждый дополнительный мажоритарный блок 6 и 7 содержит по три ключевых элемента 30-32 и 33-35 соответственно. Каждый ключевой элемент 18-23 и 24-29 мажоритарных блоков 4 и 5 выполнен на транзисторе 36 типа n-p-п и содержит первый 37 и

ел

второй 38 диоды, катодами поцклкси и- ные к базе транзистора 36, а анидами: один (38) - к общей шине, а второй (37) через токозадающий резистор 39 - к входу соответствующего элемента. Коллекторы транзисторов 36 первых 18 и 24, третьих 20 и 26 и пятых 22 и 28 ключевых элементов соответственно в основных мажоритарных блоках . отрицательной 4 и положительной 5 полярностей непосредственно соединены между собой, эмиттеры транзисторов вторых 19 и 25, четвертых 21 и 27 и шестых 23 и 29 ключевых элементов соответственно в основных мажоритарных блоках отрицательной 4 и положительной 5 полярностей через стабилизирующие резисторы 40 подключены к общей шине.

Каждый ключевой элемент 30-32 и 33- 35 дополнительных мажоритарных блоков 6 и 7 соответственно выполнен на двух последовательно включенных транзисторах 41 и 42 типа п-р-п, содержит первый 43 и второй 44 резисторы, пер7 вые выводы которых соединены с входом соответствующего элемента, первую 45 вторую 46, третью 47 пары последовательно включенных диодов, первая пара диодов 45 в прямом направлении по отношению к источнику питания включена между первыми выводами первого 43 и второго 44 резисторов и базой первого транзистора 41 соответствующего ключевого элемента, вторая пара 46 - в обратном направлении по отношению к источнику питания включена между эмиттером второго транзистора 42 и входом соответствующего элемента, а третья пара 47 в обратном направлении по отношению к источнику питания включена между выходом этого элемента и источником питания, при этом первый 43 из резисторов вторым выводом подключен к шине питания, а второй 44 - к базе второго транзистора 42, эмиттер кото- рого через выходной резистор 48 подключен к входу этого элемента. Коллекторы первых транзисторов 41 одного из ключевых элементов 30-32 и 33-35 через включенный в прямом направлении диод 49 соединены с шиной питания.

Резистивные делители 14 напряжения инвертирующих трактов о сновных операционных усилителей 1-3 содержат последовательно включенные подстроеч- ный резистор 50, масштабный резистор 51 отрицательной обратной связи и резистор 52 кратности деления, первым выводом подключенный к общей шине. Точка соединения резисторов 51 и j±

подключена к точке соединения инвертирующего входа соответствующего основного операционного усилителя 1-3 и соответствующего входного резистора 53.

Резистивные делители 15 напряжения неинвертирующих трактов основных опе рационных усилителей 1-3 содержит последовательно соединенные первыми выводами масштабный резистор 54 и резистор 55 кратности деления, второй вывод которого соединен с обшей шиной, а первые выводы резисторов 5ц и 55 подключены к неинвертирующему входу соответствующего операционного усилнQ теля 1-Т.

Резистиьаые делители 16 напряжения инвертирующих трактов операционных усилителей 11-13 контроля содержат последовательно включенные подстроеч5 ный резистор 56, входной масштабный резистор 57, резистор 58 кратности целения, свободным выводом подключенный к общап шине. Общая точка соединения резисторов 57 и 58 подключена к общей точке соединения резистора 59 местной отрицательной обратной связи и инвертирующего входа соответствующего усилителя 11-13 контроля.

Резистивные делители 17 напряжения неинвертирующих трактов операционных усилителей 11-13 контроля содержат последовательно включенные масштабный резистор 60 и резистор Ь1 кратности деления свободным выводом соединенный с общей шиной. Общая точка соединения резисторов 60 ч 61 подключена к неинвертирующему входу соответствующего усилителя 11-13 конт-1 роля.

Инверторы 8-9 выполнены, например, по схеме инвертирующего операционного усилителя, имеющего единичный коэффициент передачи, с масштабным входным резистором 62, резистором 63 отрицательной обратной связи и выравнивающим проводимости в цепях инвертирующего и неинвертирующего входов соответствующего операционного усилителя резистором 64.

5 Элемент управляет нагрузкой 65, например индуктивно-активным сопротивлением электродвигателя постоянного тока.

0

5

0

5

0

Выходы основных операционных усилителей 1-3 подключены к входам ключевых элементов основного мажоритарного блока 4 отрицательной полярности, причем выход первого основного операционного усилителя 1 подключен к входам первого 18 и шестого 23 ключевых элементов, выход второго усилителя 2 - к входам второго 19 и третьего 20 ключевых элементов, выход третьего усилителя 3 - к входам четвертого 21 и пятого 22 ключевых элементов. Входы первого 8, второго 9 и третьего 10 инверторов соединены с выходами соответствующих усилителей 1-3, а их выходы - соответственно с входами второго и пятого, третьего и шестого, первого и четвертого ключевых элементов основного мажоритарного блока положительной полярности. Входы и выходы ключевых элементов 30-32 и 33-35 каждого из дополнительных мажоритарных блоков 6 и 7 соответственно поблочно объединены и подключены: входы ключевых элементов 33-35 мажоритарного блока 7 отрицательной полярности - к общей точке соединения коллекторов транзисторов ключевых элементов 24, 26 и 28 основного мажоритарного блока 5 положительной полярности, выходы ключевых элементов 33-35 - к первому выводу нагрузки 65 и через соответствующие резистивные делители 15 напряжения к неинвертирующему входу основного операционного усилителя 1-3 соответствующего канала. Входы ключевых элементов 30-32 дополнительного мажоритарного блока 6 положительной полярности подключены к общей точке соединения коллекторов транзисторов ключевых элементов 18, 20 и 22 основного мажоритарного блока 4 отрицательной полярности, а выходы этих ключевых элементов 30-32 - к второму выводу нагрузки 65 и через соответствующие резистивные делители 17 напряжения к неинвертирующмм входам операционных усилителей 11-13 контроля соответствующего канала. Эмиттеры вторых транзисторов 42 ключевых элементов 33-35 дополнительного мажоритарного блока 7 отрицательной полярности через соответствующие делители 14 напряжения подключены к инвертирующему входу основных операционных усилителей 1-3 соответствующего канала. Эмиттеры вторых транзисторов 42 ключевых элементов 30-32 дополнительного мажори0

5

0

5

0

5

0

5

0

5

тарного блока 6 положительной полярности через соответствующие делители 16 напряжения подключены к инвертирующим входам операционных усилителей 11-13 контроля соответствующего канала.

Элемент работает следующим образом.

После подачи питающих напряжений трехканальный мажоритарный элемент выделяет средний по величине из трех входных сигналов. Принцип действия элемента основан на создании проводящего тракта для сигнала одного из резервированных основных операционных усилителей 1-3, имеющего среднее значение коэффициента передачи.

Пусть таким усилителем является операционный усилитель 2. На входе этого усилителя устанавливается такое напряжение, при котором потенциал на его инвертирующем входе равен нулю. Любое отклонение от этого потенциала о т нуля приводит к противоположному по полярности и значительному по величине изменению напряжения на его выходе. Наличие общей отрицательной обратной .связи для трех основных операционных усилителей приводит к тому, что в линейном режиме всегда работает только операционный усилитель 2, имеющий среднее значение выходного сигнала, а операционные усилители в других каналах работают в режиме насыщения, например на выходе операционного усилителя 1 - максимальный положительный сигнал UHac oy,, а на выходе операционного усилителя 3 - максимальный отрицательный сигнал -U HC(Ci 0 3 При этом реверс тока в высокоомной активно-индуктивной нагрузке 61 осуществляется автономными трактами управления отрицательной и положительной полярности. В тракт формирования тока отрицательной полярности при отрицательном входном сигнале входят основные операционные усилители 1-3, ключевые элементы 18-23 основного мажоритарного блока отрицательной полярности, ключевые элементы 33-35 дополнительного мажоритарного блока 7.

В тракт формирования тока нагрузки положительной полярности при положительном входном сигнале входят основные операционные усилители 1-3, инвертор 8-9, ключевые элементы 24-29 основного положительного мажоритарного блока 5, ключевые элементы 30-32

дополнительного положительного мажоритарного блока 6. Начальная рабочая точка ключевых элементов 30 и 35 дополнительных мажоритарных блоков задается первым 43 и вторым 44 резисторами этих элементов. При этом соответствующие транзисторы 41 и 42 находятся в режиме насыщения. Диоды 45, |стоящие в базах транзисторов 41, ис- |ключает взаимовлияние транзисторов 41 |и 42 одного на другой, обеспечивая |режим насыщения обоих транзисторов в «исходном состоянии.

Предположим, что на входах основ- |ных операционных усилителей 1 и 2 от- |сутствует входной сигнал, т.е. и SK А ивх. Б 0 на ВХ°Д третьего основного операционного усилителя 3 подается максимальный положительный

В этом случае

20

сигнал U8X, Б UgX BMC, потенциалы в схеме устанавливаются таким образом, что суммарный ток утечки транзисторов через нагрузку 65 практически равен нулю. При отработке ну- 25 левого входного сигнала в этом случае участвуют не только ключевые элементы основного мажоритарного блока 5 положительной полярности и ключевые эле- менты дополнительного мажоритарного ™ блока 6 положительной полярности, но и ключевые элементы основного 4 и дополнительного 7 блоков отрицательной полярности взаимно компенсирующие токи утечки транзисторов, входящих в состав элемента.

При помощи подстроечных резисторов 50 и 56 соответствующих делителей 14 и 16 напряжения при выбранных номиналах выходных резисторов 48 ключевых элементов 30-32 и 33-35 дополнительных мажоритарных блоков 6 и 7, масштабных резисторов 51 отрицательной обратной связи и входных резисторов 63 соответственно усилителей 1-3, устанавлива4Ь

.40

ется допустимое значение нулевого (начального) тока нагрузки 65.

Аналогично элемент работает при всех возможных комбинациях нулевых сигналов ив„.д, и.Б, Ugx g на входах.

В случае различных величин сигналов 0 положительной полярности на входах, например U 9х.л U ВХ.Б U ex. a , ключевые элементы 18 и 25, управляемые усилителем 1, закрываются, ключевые элементы 21 и 22, управляемые усшш- 55 телем 3, закрываются, ключевые эле- | менты 19 и 20, управляемые усилителем 2t также закрываются. Таким образом,

r

0

5

Ь

0

0 5

при положительной полярности входного сигнала в блоке 4 нет ни одной проводящей ток ветви. В это же время клк чевые элементы 28 и 25, управляемые усилителем 1 через инвертор 8, открываются, ключевые элементы 27 и 24, управляемые усилителем 3 через инвертор 10, закрываются, а ключевые элементы 22 и 25, управляемые усилителем 2 через инвертор 9, работают в линейном ражиме.

В блоке 5 образуется проводящая ветвь из ключевых элементов 28 и 29. Через нагрузку по тракту источник питания +Е, параллельно включенные открытые транзисторные ключевые элементы 30-32 блока 6, выходные резисторы 48 и последовательно включенные диоды 46 ключевых элементов 33-35, ключевые элементы 28 и 29 протекает ток, определяемый входным сигналом усилителя 2. При этом за счет падения напряжения на диодах 46 транзисторы ключевых элементов 33-35 запираются. Таким образом, при протекании через нагрузку 65 тока положительной полярности все ключевые элементы 33-35 дополнительного отрицательного мажоритарного блока 7 находятся в режиме отсечки и практически не потребляют мощности от источника питания +Е.

Аналогично элемент работает при отрицательной полярности входных сигналов U 6Х А , U ex. e Ugx.B. В этом случае через нагрузку 65 протекает ток, отрицательной полярности, определяемый входным напряжением усилителя 2. При изменении знака тока в нагрузке 65 запираются ключевые элементы 30-32 блока 6, а ключевые элементы 33-35 блока 7 работают в режиме насыщения.

Формула изобретения

Трехканальный мажоритарный элемент, содержащий в каждом канале основной операционный усилитель, первый вход которого подключен к точке соединения двух последовательно включенных резисторов - входного, подключенного к входной шине, и масштабного отрица- - тельной обратной связи, основные мажоритарные блоки отрицательной и положительной полярностей, каждый из которых содержит шесть ключевых элементов , соединенных попарно последовательно, выходы основных операционных усилителей подключены к входам

ключевых элементов основного мажоритарного блока отрицательной полярности, выполненных на транзисторах типа n-p-п, выход первого основного операционного усилителя подключен к входам первого и шестого ключевых элементов, выход второго основного операционного усилителя - к ыходам второго и третьего ключевых элементов, выход третьего основного операционного уси- гителя - к входам четвертого и пятого ключевых элементов, отличающийся тем, что, с целью повышения выходной мощности, КПД, надежное- гьи и расширения функциональных возможностей, первые входы основных операционных усилигелей каждого канала являются инвертирующими, введены в каждый канал инвертор, вход которого соединен с выходом основного опера- циош ого усилителя соответствующего KiiiiJia, дополнительные мажоритарные f тоги отрицательной и положительной пол iriiocieTi, содержащие каждый три ключевых эпемента, по одному элементу в каждо-ч канале, выполненному на первом и втором последовательно соединенных транзисторах типа n-p-п, три операционных усилителя контроля, no одному в каждом канале, резистивные делители напряжения в инвертирующих и неинвертирующих трактах основных операционных усилителей и усилителей контроля, ключевые элементы основного мажоритарного блока положительной полярности выполнены на транзисторах типа ti-p-n, входы второго и пятого из которых подключены к выходу первого инвертора, третьего и шестого - к выходу второго инвертора, первого и четвертого - к выходу третьего инвертора, коллекторы транзисторов первого третьего и пятого ключевых элементов в каждом из основных мажоритарных блоков непосредственно соединены между собой, а эмиттеры второго, четвертого и шестого ключевых элементов через стабилизирующие резисторы обратной связи подключены к общей шине, входы и выходы ключевых элементов каж дого из дополнительных мажоритарных блоков, соответственно поблочно объединены и подключены: входы ключевых элементов дополнительного мажоритарного блока отрицательной полярности - к общей точке соединения коллекторов ключевых элементов основного мажоритарного блока положительной полярнос

f. 5 Q О 5

5

5

ти, выходы ключевых элементов - к первому выводу нагрузки и через соответствующие резистивные делители напряжения к второму неинвертирующему входу основного операционного усилителя соответствующего канала, входы ключевых элементов дополнительного мажоритарного блока положительной полярности - к общей точке соединения коллекторов ключевых элементов основного мажоритарного блока отрицательной полярности, а выходы этих ключевых элементов - к второму выходу нагрузки и через соответствующие реэистирные делители напряжения к неинвертчрую- щему входу операционного усилителя контроля соответствующего канала, эмиттеры вторых транзисторов каждого из ключевых элементов дополнительных мажоритарных блоков положительной и отрицательной полярностей объединены внутри каждого блока и подключены: эмиттеры вторых транзисторов ключевых элементов дополнительного мажоритарного блока отрицательной полярности через соответствующие делители напряжения - к первому входу основного операционного усилителя соответствующего канала, эмиттеры вторых транзисторов ключевых элементов дополнительного мажоритарного блока положительной полярности через соответствующие делители напряжения - к инвертирующему входу операционного усилителя контроля соответствующего канала, эмиттер второго транзистора каждого из ключевых элементов дополнительных мажоритарных блоков подключен к выходу этого элемента через выходной резистор и к входу через первую пару диодов, последовательно соединенных в обратном направлении по отношению к источнику питания, а коллектор первого транзистора каждого из ключевых элементов дополнительных мажоритарных блоков через включенный в прямом направлении третий диод соединен с вшной питания,каждый ключевой элемент основных мажоритарных блоков содержит первый и второй диоды, подключенные катодами к базе транзистора, а анодами первый - к общей шине, а второй через токозадающий резистор - к входу этого элемента, каждый ключевой элемент дополнительных мажоритарных блоков положительной и отрицательной полярностей дополнительно содержит первый и второй резисторы, первые выводы

которых соединены с входом элемента, вторую, третью пары последовательно включенных диодов, вторая пара диодов в прямом направлении по отношению к источнику питания включена между первыми выводами первого и второго резисторов и базой первого транзистора ключевого элемента, а третья в обратном

flx.6 IS

направлении по отношению к источнику питания включена между выходом ключевого элемента и шиной питания, второй вывод первого резис-ора подключен к шине питания, второй вывод второго резистора вторым выводом - к базе второго транзистора данного элемента.

8. 8