Самозащищенный транзисторный ключ Советский патент 1990 года по МПК H03K17/60 

Изобретение относится к импульсной технике и может быть использовано в автономных инверторах.

Цель изобретения - повышение КПД самозащищенности транзисторного ключа за счет исключения из силовой цепи датчика тока.

На фиг. 1 представлена схема самоза- щйщенного транзисторного ключа; на фиг. 2-3 - диаграммы напряжений и токов, ха- рактеризующие работу предлагаемого устройства.

Самозащищенный транзисторный ключ содержит силовой транзистор 1, формирователь 2 тока, компаратор 3, измеритель 4 напряжения и блок 5 моделирования, причем выход компаратора 3 подключен к входу блокировкиформирователя 2 тока,-управляющий вход и выход которого соединены соответственно с входной шиной б и базой силового транзистора 1, коллектор и эмиттер которого подключены соответственно к первой и второй выходным шинам 7 и 8, вход блока 5 моделирования соединен с входной шиной 6, а выход - с первым вхо- дом компаратора 3, второй вход которого подключен к выходу измерителя 4 напряжения, первый и второй входы которого соеди- нены соответственно с коллектором и эмиттером силового транзистора 1.

На фиг. 1 приведен также пример выполнения блока 5 моделирования процесса включения силового транзистора 1, в состав которого входят элемент 9 задержки, ключ 10, конденсатор 11. резистор 12 и источник 13 ЭДС смещения. При использовании ненасыщенного режима работы силового транзистора 1 он может иметь дополнительные связи с формирователем 2 тока (фиг. 1).

Самозащищенный транзисторный ключ работает следующим образом.

В исходном состоянии на управляющий вход формирователя 2 тока поступает напряжение UBX, уровень которого соответствует уровню логической единицы. При этом с выхода формирователя 2 тока к базе силового транзистора 1 прикладывается отрицательное напряжение относительно эмиттера и силовой транзистор 1 заперт. На его коллекторе присутствует высокое на- пряжение относительно змиттера, а ток коллектора равен нулю. Выходное напряжение измерителя 4 напряжения, пропорциональное напряжению на коллекторе силового транзистора 1, поступает на второй вход компаратора 3. Напряжение UBX с входной шины 6 поступает также на вход блока 5 моделирования. При этом ключ 10 включен и конденсатор 11 заряжен до разности между напряжением положительной шины +

питания и ЭДС Есм источника 13 смещения. Напряжение положительной обкладки конденсатора 11, являющееся выходным напряжением DM блока 5 моделирования, прикладывается к первому входу компаратора 3. Коэффициент передачи измерителя 4 напряжения выбран таким, что в исходном состоянии напряжение UM на первом входе компаратора 3 больше, чем напряжение UK на втором входе (фиг. 2). При этом уровень сигнала ибл на выходе компаратора 3 соответствует логическому нулю. Т.е. воздействие управляющего сигнала Uex на управляющий вход формирователя 2 тока не блокировано, и силовой транзистор 1 может быть включен. При переходе в момент to сигнала UBX из состояния 1 в состояние О к базе силового транзистора 1 прикладывается положительное напряжение и в его коллекторе начинает нарастать ток. Темп нарастания коллекторного тока определяется задаваемым формирователем 2 тока темпом нарастания тока базы. Напряжение на коллекторе силового транзистора 1 и сигнал UK измерителя 4 напряжения при этом остаются постоянными или незначительно уменьшаются. В блоке 5 моделирования выключение ключа 10 задержано с помощью элемента 9 задержки на время 1зад, относительно отрицательного фронта сигнала UBX. Поэтому напряжение на первом входе компаратора 3 в течение времени гзад остается постоянным. По окончании рассасывания носителей в обратном диоде, шунтирующем нагрузку (не показаны), в момент ti ток коллектора перестает нарастать и становится равным току нагрузки 1н. Напряжение на коллекторе силового транзистора 1 уменьшается до величины примерно равной падению напряжения от тока 1н нагрузки на динамическом сопротивлении коллекторного слоя в момент ti. Пропорционально уменьшается и выходное напряжение UK измерителя 4 напряжения до величины UKI. Время задержки Тзад выбирается большим, чем расчетное время ti, поэтому после спада коллекторного напряжения силового транзистора 1 и сигнала UK по истечении времени задержки Тэад ключ 10 выключается и конденсатор 11 разряжается на резистор 12. При этом выходное напряжение блока 5 моделирования снижается, в данном примере реализации, по экспоненте, приближенно моделируя процесс безаварийного включения силового транзистора по напряжению. С течением времени сопротивление коллекторного слоя уменьшается, и напряжение на коллекторе силового транзистора 1 также уменьшается, достигнув к моменту времени t2 установившегося значения. ЭДС Есм источ-.

ника 13 смещения выбирается такой, чтобы в установившемся режиме при включенном силовом транзисторе 1 соблюдалось условие . В момент времени t3 входной сигнал на входной шине 6 принимает значе- ние Г. При этом к базе силового транзистора 1 прикладывается отрицательное напряжение и по окончании процессов рассасывания напряжение на коллекторе силового транзистора 1 возрастает, а ток коллектора спадает до нуля. Ключ 10 включается по положительному фронту сигнала Увхбез задержки, и конденсатор 11 заряжается до исходного напряжения. Из фиг. 2 видно, что при безаварийном режиме на- грузки напряжение UM на первом входе ком- па ратораЗ всегда выше, чем напряжение UK на втором входе. Следовательно, выходной сигнал компаратора 3 всегда находится в состоянии О и не влияет на работу форми- рователя 2 тока. Если в цепи нагрузки возникло короткое замыкание (фиг. 3), то при включении силового транзистора 1 в момент to ток в его коллекторе продолжает нарастать и по истечении расчетного време- ни ti, и по истечении времени задержки 1зад. Поэтому при t t3afl напряжение на коллекторе силового транзистора 1 уменьшается незначительно или вовсе не уменьшается. По истечении времени Тзад ключ 10 выключается, и напряжение на первом входе компаратора 3 начинает уменьшаться. В момент t2 на входах компаратора 3 становится UK UM и выходной сигнал компаратора 3 принимает значение Г. При зтом независимо отуров- ня сигнала Uex к базе силового транзистора

1 прикладывается отрицательное напряжение. Ток в коллекторе силового транзистора 1 спадает до нуля, т.е. предотвращается развитие аварии. В момент ta по отрицательному фронту сигнала Usx ключ 10 включается, и сигнал UM начинает нарастать. В момент t4 становится , и выходной сигнал ивл компаратора 3 принимает значение О.

Предлагаемый транзисторный ключ снова готов к включению силового транзистора 1.

КПД предлагаемого самозащищенного транзисторного ключа выше, чем у известных за счет исключения из силовой цепи датчика тока.

Формула изобретения Самозащищенный транзисторный ключ, содержащий силовой транзистор, формирователь тока и компаратор, выход которого подключен к входу блокировки формирователя тока, управляющий вход и выход которого соединены соответственно с входной шиной и базой силового транзистора, коллектор и эмиттер которого подключены соответственно к первой и второй выходным шинам, отличающийся тем, что, с целью повышения КПД, введен измеритель напряжения и блок моделирования, вход которого соединен с входной шиной, а выход- с первым входом компаратора, второй вход которого подключен к выходу измерителя напряжения, первый и второй входы которого соединены соответственно с коллектором и эмиттером силового транзистора.

Изобретение относится к импульсной технике и может быть использовано в автономных инверторах. Цель изобретения - повышение КПД самозащищенного транзисторного ключа за счет исключения из силовой цепи датчика тока. Во время открытого состояния транзистора 1 на первый вход компаратора 3 поступает напряжение с блока 5 моделирования, а на второй вход - с измерителя 4 напряжения. При увеличении тока в силовой цепи транзистора 1 выше допустимого значения напряжение на втором входе компаратора 3 превышает напряжение на его первом входе. Компаратор 3 вырабатывает сигнал блокировки. Формирователь 2 тока выключает транзистор 1. 3 ил.

Фиг.1

tsttf

Фиё.д