Формирователь центра тяжести импульсов Советский патент 1984 года по МПК G04F10/00 

2. Формирователь по п. 1, отличающийся тем, что блок интегрирования содержит интегрирующий конденсатор с параллельно подключейным ключом на полевом транзисторе затвор которого соединен с входом блока интегрирования для сброса в О, включенные в коллекторную цепь транзисторного интегрирующего каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резистор соединена с управляющим входом блока интег рирования, коллектор транзистора интегрирующего каскада соединен с затвором полевого транзистора истокового повторителя, сток транзистора соединен с шиной источника питания,

а исток через первый резистор соединен с шиной нулевого потенциала и базой транзистора.эмиттерного повторителя, эмиттер которого соединен с вторым выходом блока интегрирования и.через первый резистор делителя напряжения на два с первым выходом блока интегрирования, который через второй резистор делителя напряжения на два соединен с выходом источника корректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нулевого потенциала, коллектор транзистора эмиттерного повторителя соединен с шиной источника питания, а эмиттер через резистор нагрузки с шиной нулевого потенциала, с которой соединен эмиттер транзистора транзисторного интегрирую щего каскада через второй резистор .

1. ФОРМИРОВАТЕЛЬ ЦЕНТРА ТЯЖЕСТИ ИМПУЛЬСОВ, содержащий линию задержки., компаратор, формирователь строба компаратора и блок интегрирования, информационный вход которого соединен с информационным входом устройства, а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба компаратора, отличающийся тем, что, с целью повьшения точности определения центра тяжести группы видеоимпульсов произвольной формы, в него введен триггер, выход которого соединен с выходной пмной устройства, а первый установочный вход соединен с управляющим входом блока интегр1 ования и щиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в О и шиной установки в исход- : г ное состояние, выход компаратора соединен с синхровходом триггера, выход линии задержки соединен с вторым входом компаратора и входом формировате ля строба компаратора, а второй выход блока интегрирования соединен с входом линии задержки.

Изобретение относится к радиоэлект ронной технике и предназначено, в частностл, для использования в блоке измерителя координат оптико-электронного устройства для измерения координат. Известен цифровой измеритель центра прямоугольных импульсов, содержащий цифровые накапливающие элементы, триггеры и логические элементы, позволяющий определить центр тяжести прямоугольных импульсов Л . Недостатком известного устройства являются ограниченные функциональные возможности, определяемые невозможностью определения центра тяжести импульсов произвольной формь. Наиболее близким к предлагаемому по технической сущности является формирователь центра тяжести импульсов, содержащий формирователь сброса, формирователь строба, линию задержки, два .интегратора и компаратор, входная шина формирователя соединена с входом линии задержки и через формирователь сброса - с установочными входами интеграторов, сигнальный вход первого интегратора соединен с отводом линии задержки, выход которой подключен к сигнальному входу второго ин- , тегратора и ко входу формирователя строба, выход которого соединен с управляющим входом компаратора, сигнальные входы которого подключены к выходам интеграторов 2J. Недостатками известного устройства являются низкая точность определения центра тяжести импульсов произвольной формы, а также невозможность определения общего центра тяжести группы входных импульсов. Цель изобретения - повышение точности определения центра тяжести группы видеоимпульсов произвольной формы. Поставленная цель достигается тем, что в-формирователь центра тяжести импульсов, содержаний линию задержки, компаратор, формирователь строба компаратора и блок интегрирования, информационный вход которого соединен с информационным входом устройства, а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба компаратора, введен триггер, выход которого соединен с выходной шиной, а первый установочяый вход соединен с управляющим входом блока интегрирования -и тиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в О и шиной установки в исходное состояние выход компаратора соединен с синхровходом триггера, выход линии задержки соединен с вторым входом компаратора и входом формирователя строба компаратора, а второй выход блока ин тегрирования соединен с входом ли.нии задержки. Блок интегрирования содержит интегрирующий ко1зденсатор с параллельно подключенным ключом на полевом транзисторе, затвор которого соедине с входом блока интегрирования для сброса в О, включенные в коллектор ную цепь транзисторного интегрирующег.о каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резистор соединена с управляющим входом блока интегрирования, коллектор тран зистора интегрирующего каскада соеди нен с затвором полевого транзистора истокового повторителя, сток транзис тора соединен с шиной источника пита ния, а исток через первый резистор соединен с шиной нулевого потенциала и базой транзистора эмиттерного повторителя, эмиттер которого соединен с вторым выходом блока интегрирования и через первый резистор дели теля напряжения на два с первым выходом блока интегрирования, который через второй резистор делителя напря женин на два соединен с выходом источника корректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нуле вого потенциала, коллектор транзисто ра эмиттерного повторителя соединен с шиной источника питания, а эмиттер через резистор нагрузки с шиной нулевого потенциала, с которой соединен эмиттер транзистора .транзисторно го интегрирующего каскада через второй резистор. На фиг. 1 изображена структурная схема формирователя центра тяжести импульсов; на фиг. 2 - принципиальная электрическая схема блока интегрирования; на фиг. 3 - временные диа граммы работы. Формирователь центра тяжести импульсов содержит информационную шину 1, шину 2 измерительного строба, шину 3 для установки в исходное состояние, выходную шину А, блок 5 интегрирования, линию 6 задержки, выход которой подключен ко входу формирователя 7 строба компаратора .8 и второму входу компаратора 8, выход которого соединен с синхровходом триггера 9, выход которого является выходом устройства, второй установочный вход соединен с входом 10 блока 5 интегрирования для сброса в О, информационный вход 11 которого подключен к информационной шине 1, и с шиной 3 для установки в исходное состояние, первый установочный вход подключен к шине 2 измерительного строба формирователя и управляющему входу 12 блока 5, второй выход 13 которого соединен с входом линии 6 задержки, а первый выход 14 с первым входом компаратора 8, управляющий вход которого подключен к выходу формирователя 7 строба компаратора 8. Блок 5 интегрирования (фиг. 2) содержит интегрирующий конденсатор 15 с параллельно подключенным ключам на полевом транзисторе 16, затвор которого соединен с входом 10 блока 5 сброса в О, включенные в коллекторную цепь транзисторного интегрирующего каскада на транзисторе 17, база которого соединена через ограничительный резистор 18 с информационным входом 11 блока 5 и непосредственно с выходом транзисторного ключа на транзисторе 19, вход которого через второй токоограничивающий резистор 20 подключен к управляющему входу -12 блока 5, коллекторный выход транзисторного интегрирующего каскада соединен с входом истокового повторителя на транзисторе 21, выход которого соединен с эмиттерным повторителем на транзисторе 22, вьпсод ко-; торого подключен к выходу 13 блока и делителю напряжения на два на резисторах 23 и 2А, подключенному другим входом к источнику корректирующего напряжения , выполненному на резисторах 25 и 26, а отводом - к выходу 14 блока 5. Формирователь 7 строба компаратора, компаратор 8 и триггер 9 должны j112 иметь малое время переключения, чтобы обеспечить высокую точность формирования импульса, характеризующего центр тяжести импульсов. Устройство работает следующим образом. Установка формирователя в исходное состояние и сброс блока 5 в О осуществляется сигналом (фиг. Зо), поступающим на шину 3. При этом происходит замыкание ключа на транзисторе 16 и напряжение на коллекторном выходе транзисторного интегрирующего каскада устанавливается близким к Е По окончании указанного сигнала в момент времени t при запирании ключа на транзисторе 16 происходит незначительное изменение потенциала на вы ходе интегрирующего каскада вследствие паразитной емкости ключа. При поступлении измерительного строба длительностью Тд (фиг. 3S) на шину 2 в момент времени tj закрывается транзисторный ключ на транзисто ре 19 и сигнал (фиг. ЗВ) с информационной шины 1 поступает в базу интегрирующего каскада, что вызывает соответствующее изменение потенциала на его выходе ( фиг. 3, кривая 1). В тот же .момент времени -2 происхо.дит установка триггера 9 в состояние 1 (фиг. ЗЯ), т.е. формируется фрон выходйого импульса. Через-повторители на транзисторах 21 и 22 выходное напряжение интегрирующего каскада поступает на вход линии 6 задержки и на вход делителя напряжения на два на резисторах 23 и 24. Если нижний вывод резистора 24 соединен с общей шиной, то напряжение на отводе делителя (выходе 14) Имеет вид, показанный на фиг. 31, кривая 2. Для того, чтобы выровнять напряжение на выхода 13 и 14 блока 5 при отсутствии на входе 12 измерительного строба, указанный вьше вьшод резистора 24 подключен к источнику корректирующего напряжения UKOOP. вьшолненному на резисторах 25 и 26 (сопротивление источника не влияет на работу делителя, так как величина 25 2 24 Таким образом, на выходе 14 блока 5 формируется напряжение,.диаграмма Которого представлена на фиг. За, кривая 2 . С выхода линии 6 задержки снимается сигнал (фиг. За кривая l ), по ступающий на первый вход компаратора 8 (задержанный на-t дд , по отношению ксигналу.действующему на втором входе компаратора) и на вход формирователя 7 строба компаратора. При уменьшении напряжения на выходе линии 6 задержки в момент времени t происходит срабатывание формирователя 7, на управляющем входе компаратора 8 появляется разрешающий потенциал, и он переходит в состояние 1 (фиг. ) вследствие соответствующего неравенства сигналов на его входах. В момент времени {д , когда напряжения 9 выхода линии 6 задержки и выхода 14 блока 5 сравняются (фиг. 3) происходит обратное переключение компаратора 8, вызывающее переключение из 1 в О триггера 9 по его синхровходу. Таким образом, формируется срез выходного сигнала формирователя, характеризующего центр тяжести входного сигнала. Длительность Тц (фиг.Зч) является временной координатой центра тяжести сигнала, смещенной относительно начала измерительного строба . Импульсы, поступившие на информационную шину 1 формирователя После окончания измерительного строба, не вызывают изменения выходного напряжения интегрирующего каскада, так как замыкаются на общую шину через ограничительный резистор 18 и открытый ключ на транзисторе 19. В момент ty происходит установка исходного состояния формирователя . . (сброс в О блока 5) очередньм строчным синхроимпульсом. Введение в известное устройство связи первого выхода блока интегрирования с первым входом компаратора через линию задержки при соединении информационного входа блока интегрирования непосредственно с входом устройства позволяет повысить точность определения центра тяжести импульсов. Это обусловлено, во-первых, тем, что происходит интегрирование непосредственно входных сигналов без искажения их линией задержки. Во-вторых, использование делителя напряжения на два в блоке интегрирования позволяет легко учесть затухание сигнала в линии задержки и тем самым более просто и точно получить сигнал на входах компаратора, различающийся в два раза no скорости нарастания. В-третьих, пропускание сигнала с выхода интегратора через линию задержки обеспечивает его малые искажения, поскольку в нем не содержится высокочастотных составляющих.

U82