Запоминающее устройство Советский патент 1991 года по МПК G11C11/22 

Изобретение относится к вычислительной технике, в частности к пьезо- керамическим запоминающим устройствам, и может быть использовано в перепрограммируемых накопительных устройствах,,,

Целью изобретения является повышение точности устройствао

На фиг с 1 показана функциональная схема запоминающего устройства; на фиг о 2 - временные диаграммы работы устройства о

Устройство содержит накопитель 1 информации на биморфной пъезокерами- ческой матрице (ПКМ), состоящий из пьезокерамических пластин 2 и 3, общего электрода 4, входного 5 и выходных 6 электродов, шины 7 записи-считывания информации устройства, ключевые элементы 8, шину 9 управления ключевыми элементами устройства, амшштудные детекторы (АД) 10, схемы 11 сравнения (СС), генератор 12 опорного линейно изменяющегося напряжения (ГЛИН), элементы И 13 и 14 (ЛЭ), задающий генератор 15 (ЗГ), счетчики 16 и 17 (СЧ) объединенные в блок 18, генератор 19 (Ш) импульсов возбуждения, вход 20 управления задания режима устройства и вход 21 управления считыванием устт ройства, формирователь 22 импульсов задержки, формирователь 23 импульсо.в установки нуля, фазовые детекторы 24 (ФД), формирователь 25 стробирую- щих импульсов, буферный регистр (РгБ)26 Формирователь 27 тактовых импульсов записио

иины считывания подключены к входам элементов 8 и АД 10 через разделительные конденсаторы для предохранения от воздействия импульсов записи амплитудных и фазовых детекторов

сэ

S

00 Јь

со

(они могут быть отнесены, например, к элементам 8 или 10)„

Устройство работает следующим образом.

Направление и величина остаточной поляризации под электродом 5 пластины 2 как при записи, так и при считывании, информации не изменяется и с целью получения максимальных выходных сигналов имеет предельное положительное значение (на фиг 1 условно принято направление стрелки вверх)9 Один из электродов (обозначено на фиг0 1 как 6) выходной пластины 3 использу- ется для формирования опорного сигнала фазовых детекторов и соединен с первым входом формирователя 25 Под- электродная область электрода 6 имеет предельную отрицательную поляризацию, как это показано на фиго 1, и не изменяется в процессе записи и в процессе считывания информации„ Перед началом записи на шину 9 подается сигнал, который подключает входы АД 10 через элемент 8 к шине нулевого потенциала для предохранения АД 10 от воздействия импульсов записи Запись кода N/ числа производится после предварительной подготовки (уста- новки нуля) запоминающего элемента ПКМо При этом подэлектродные области выбранного электрода 6 через шину 7 (фиг о 1) поляризуется по предельному циклу Р0 -Р,, (или Р0 +Р,,) импульсами отрицательной (положительной) полярности с фиксированной амплитудой Uy, и длительностью tno Запись кода числа осуществляется переключением подэлектродной области выбранно- го электрода 6 в диапазоне Р -Pj, т +Рр (или Р - +РР 7 -Ph)o Так, при записи кода числа на шину 7 выбранного электрода подают импульс записи положительной (отрицательной) полярности с амплитудой Un(Nj) 2lAU(i) и длительностью tR, либо амплитудой Uh и длительностью tn(N,) ut(i) и изменяют поляризацию подэлектродной области электрода 6 ПКМ, переключая ее в 1-е частично-переключенное состояние о

При считывании информации на шину 9 подается сигнал, отключающий входы АД 10 и ФД 24 от шины нулевого потен- циала , На вход 20 подается управляющий сигнал, который включает ГИ 19о При этом с первого выхода ГИ 19 напряжение возбуждения прямоугольной

(.синусоидальной) формы с амплитудой UB«Un(N,) и частотой f 6 f подается на электрод 5 формирователя 25 (фиго 1 и 2а)о На втором выходе ГИ 19 формируется признак включения ГИ 19 (длительность сигнала признака t 2- 4/fB), который подается на второй вход формирователя 22 „

На вход 21 с задержкой на время te подается сигнал считывания информации иСц(фигс2в,г) „ Время задержки t,,, зависит от динамических свойств накопителя (ПКМ) в резонансном режиме возбуждения и в основном определяется пьезомодулем d j( подэлектродных областей пластин 2 и 3

Формирователь 23 по переднему фронту сигнала информирует короткий импульс установки нуля триггеров ФД 24, счетчиков 16, 17 и РгБ 26 (фиг„ 1 и 2в,д,е), а на выходе формирователя 22 с задержкой на время t t + tcp (где t, - время, необходимое для установки нуля счетчиков, триггеров фазовых детекторов и буферного регистра, t 0,25 Tg - время выявления фазового признака сигнала считывания) формируется импульс запуска ГЛИН 12, ЗГ 15 и формирователя 27.

При поступлении сигналов возбуждения на электрод 5 входной пластины 2 за счет прямого и обратного пьезоэф- фектов, а также вследствие свойства накопителя изменять параметры выходного сигнала в зависимости от направлений векторов и степени остаточной поляризации появляются пьезопреобразо- ванные выходные сигналы U (t) kj(N|) UB(t), где kj(N|J - коэффициент передачи запоминающего элемента по каналу амплитуды - амплитуда при i-м частично переключенном состоянии, j 1 г 1 - число запоминающих элементов матрицы) (фиг„ 2б)э амплитуда и фаза которых однозначно определяются остаточной поляризацией под- электродных областей электродов 6 и 5 и однозначно соответствуют коду NTO числа, записанного в j-й запоминающий элемент матрицы (фиг.2а,б)„ На электроде 6 при этом появляется сигнал, совпадающий по амплитуде и фазе с аналогичными параметрами сигнала считывания U5(t) с электродов 6 при записи в них кода числа N , равного нулю,,

Стробирующие импульсы с выхода формирователя 25 (фиг,1 и 2г) поступают на вторые входы ФД 24, посредст-

5161

вом которых производится фазовая селекция сигналов считывания электродов 6 накопителя Фазовая селекция позволяет выявить сигналы считывания электродов 6, подэлектродные области которых имеют отрицательное значение вектора остаточной поляризации Р -Р 4-0 (или сигналы считывания электродов 6, лодэлектродные области которых имеют (положительное значение вектора остаточной поляризации Р +Рр-0)„ При этом ФД 24 производит фазо-временную селекцию по положительной полуволне сигнала считывания U(t) и формирует разрешающий уровень на втором выходе, прямой выход триггера ФД 24, соединенном с вторым входом элемента 14, если электрод 6 считываемого сигнала имееч отрицательное значение вектора остаточной поляризации В противном случае состояние триггера фазы ФД 24 не изменяется и разрешающий уровень формируется на первом выходе ФД 24 (инверсный выход триггера фазы ФД 24), После фазо-временной селекции одновременно с уровнями Um(i) пьезопреоб- разованных сигналов считывания с АД 10, поступающие на первые входы СС 11 на вторые, выходы СС 11 с ГЛИН 12, по сигналу с формирователя 22, подается линейно-изменяющееся опорное напряжение иго С этого момента начинается формирование t(i) временного интервала В схеме 11 сравнения уровни Um(i) с АД 10 сравниваются с 1)г (при- чем максимальное значение U Urn(m)) „ В момент совпадения уровня пьезопре- образованного сигнала считынания U (i) и опорного напряжения U г на выходе СС 11 формируется t(i) временной интервал t(i) Ј Um(i)/Uq,, где б - постоянная время - задающей цепи ГЛИН 12, Um амплитуда выходного сигнала формирователя 20„ Тем самым на первых входах элементов 13 и 14 формируются разрешающие уровни длительностью, в течение которых импульсы напряжения с ЗГ 15 с частотой f,r 0,5 и длительностью () поступают в зависимости от состояния триггера признака фазы ФД 24 через элемент 14 на счетный вход Сч 17, либо через элемент 13 на счетный вход Сч 16.Число импульсов ЗГ 15, поступающих на счетные входы счетчиков Сч 16 и Сч 17 однозначно определяют коды N числе хранимых в запоминающих элементах накопителя Коды чисел формируются

, 0 5 Q ,

5

3 ,6с

на инверсных выходах 1-rq Сч 17 и прямых выходах q + 1 т р Сч 17„ По заднему фронту сигнала считывания с формирователя 27 формируется тактирующий импульс, который производит запись содержимых Сч 16, Сч 17 и РгБ 260

Формула изобретения

Запоминающее устройство, содержащее генератор опорного линейно изменяющегося напряжения, задающий генератор, генератор импульсов возбуждения, формирователь импульсов задержки, формирователь импульсов установки нуля, амплитудные детекторы, первую группу элементов И, схемы сравнения, первую группу счетчиков, ключевые элементы, накопитель информации на би- морфной пьезокерамическон матрице, состоящей из пьезокерамических плас- iтин, общего электрода, подключенного к шине нулевого потенциала устройства, входного электрода, подключенного к первому выходу генератора импульсов возбуждения, вход которого подключен к входу управления задания рохима устройства j-x выходных электродов, где j (1,К), которые кроме К-го электрода подключены соответственно к информационным входам соответствующих ключевых элементов, поразрядным шинам записи-считывания устройства и входа и соответствующих амплитудных детекторов, выходы которых подключены соответственно к периым информационным входам схем сравнения, вторые информационные входы которых подключены к выходу генератора опорного линейно изменяющегося напряжения, управляющие входы и выходы ключевых элементов подключены соответственно к шине управления ключевыми элементами и шине нулевого потенциала устройства, выходы первой группы счетчиков являются информационными выходами первой группы устройства, второй выход генератора импульсов возбуждения подключен к информационному входу формирователя импульсов задержки сигнала, выход которого подключен к входам генератора опорного линейно изменяющегося напряжения и задающего генератора, управляющий вход формирователя импульсов задержки сигнала подключен к входу управления считыванием устройства и входу формирователя импульсов установки нуля, выход

которого подключен к входам установки нуля счетчиков первой группы,счетные входы которых подключены соответственно к выходам элементов И первой группы, первые и вторые входы которых подключены соответственно к выходам схем сравнения и выходу задающего генератора, отличающее- с я тем, что, с целью повышения быстродействия, в него введены формирователь стробирующих импульсов, формирователь тактовых импульсов записи, буферный регистр, вторая группа счетчиков, выходы которых являются соответственно информационными выходами второй группы устройства, фазовые детекторы, вторая группа элементов И, выходы которых подключены соответственно к счетным входам счетчиков второй группы, входы установки нуля которых подключены к выходу формирователя импульсов установки нуля, Первые и вторые входы элементов И второй группы подключены соответственно к соответствующим выходам схем сравнения и выходу задающего генератора, а

0

5

третьи входы - к соответствующим первым выходам фазовых детекторов, вторые выходы которых подключены соответственно к соответствующим третьим входам элементов И первой группы, входы установки нуля фазовых детекторов и буферного регистра подключены к выходу формирователя импульсов установки нуля, вход и выход формирователя тактовых импульсов записи подключены соответственно к входу задающего генератора и тактовому входу буферного регистра, информационные входы которого подключены соответственно к информационным выходам первой и второй групп устройства, первый и второй информационные входы фазового детектора подключены соответственно к соответствующим входам амплитудных детекторов и выходу формирователя стробирующих импульсов, информационный и тактовый входы которого подключены соответственно к К-му выходному электроду накопителя и первому выходу генератора импульсов возбужденияо

t(0)t(tn)

Изобретение относится к вычислительной технике, в частности к пьезо- керамическим запоминающим устройствам, и может быть использовано в перепрограммируемых накопительных устройствах. Цель изобретения - повышение точности устройства. Поставленная цель осуществляется путем фазовой селекции, позволяющей выявить сигналы считывания электродов, подэлектродные области которых имеют либо отрицательное, либо положительное значение вектора остаточной поляризации, т0е0 Р РГ - 0 или Р +РЈ - Ос При этом фазовый детектор (ФД) производит фазо- временную селекцию по положительной полуволне сигнала считывания Uj(t) и формирует разрешающий уровень на втором выходе,, В противном случае разрешающий уровень формируется на первом выходе ФДо 2 ил о Ј (Л

Pue.t