Устройство для защиты реверсивного тиристорного преобразователя Советский патент 1991 года по МПК H02H7/12 

I

(21)4311699/07

(22)22.07.87

(46) 07.01,91о Бнхл. № 1

(71)Московский энергетический институт и Производственное объединение Харьковский электромеханический за- вод

(72)В. И. Ключев, Г. А. Полянинов, И. Н. Качлишвили, Ю. Т. Калашников В. Т. Турищев, М„ М. Кошевой,

И. Н. Гмитрович, А. А. Бутенко

и П. И. Шиманович

(53,) 621.316.925.4(088.8)

(56)Авторское свидетельство СССР № 577604, кл. Н 02 Н 7/10, 1976.

Авторское свидетельство СССР № 1534620, кл. Н 02 Н 7/12, 1986. (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ РЕВЕРСИВНОГО ТИРИСТОРНОГО ПРЕОБРАЗОВАТЕЛЯ

(57)Изобретение относится к электротехнике. Целью изобретения является упрощение и повышение надежности.

Устройство содержит источник 1 питания, датчики 2-4 проводящего состояния тиристоров, датчики сигналов разрешения выдачи импульсов на тиристоры анодной 5 и катодной 6 групп, блок 7 совпадений, первый интегратор 8, второй интегратор 9, ключевой элемент 10 и диодный оптрон 11 выходной потен-1 циальной развязки защиты. Устройство для защиты осуществляет при включении диагностику исправности преобразователя , при работе обеспечивает защиту преобразователя посредством снятия импульсов с управляющих электродов тиристоров при пробоях тиристоров, произвольном их включении, неисправностях формирователей импульсов и логики раздельного управления, а при срабатываниях под воздействием помех контролирует исправность в течение 20 мс и автоматически восстанавливает работу преобразователя. 1 ил.

i

Од

оз

Си

Si-пот.чтение относится к зл стро технике и предназначается для yaiu Ы реверсивных трехфазных тиристорных преобразователей с раздельным управлением.

Цепь изобретения - упрощение и повышение надежности,

На чертеже представлена функциональная схема устройства для защиты.

Устройство для защиты реверсивного тиристорного преобразователя содержит источник 1 напряжения (+Un)j датчики 2-4 проводящего состояли тиристоров, датчики сигналов разрешения выдачи импульсов управления на тиристоры анодной 5 и катодной 6 групп, блок 7 совпадений, первый интегратор 8« второй интегратор 9, ключевой элемент 10 и диодный оптрон 11 |ыходчой потенциальной развязки заГ (ИТЫ„

На вход компаратора 12 блока 7 сов 1 ценчй подключены через резисторы 15 выходы датчиков 2-4 проводящего состояния тиристоров, резистор 16 цени смещения, подключенный к напряжению источника 1 гапания -HJn, a т.-1оке резисторы 17 и 18, которые поп- ключ ены к датчикам сигналов разрешения зудячн импульсов управления для анодной 5 ч катодной б групп тиристоров с Инвертирукаций чход первого интегратора 3 подклюиег к выходу блока 1 совпадений через резистор 19 и рс- jiic op 20 шунтированный диодом 219 а неи тзертирз ощггг вход интегратора 8 подклго г ; его выходу порез резистор 22 и первый юротозый элемент 23, а также к выходу второго интегратора 9 - через резистор 24 и второй пороговый элемент1 2Ь, Инзертлрующий вход что- рого интегратога 9 подключен к выходу блока 7 совпадений через резистор 26 и резистои 27, лг/нтированный циодом 28 База транзистора ключевого элеиеи та 10 подключена к выходу первого интегратора 8 через резистор 29 и тре тий пороговый элеьен 30, его коллек - тор ерет светоциод диодного оптрона

И, красный индикаторный светодиод 31 Т1 резчгтор 32 подключен к напряжению

ир источника 1 питания.

Устройство работает следующим обра

/татпкк-1 - 4 проводящего состоя- т.ия т-чрис аров контролир:лот наличие капряАсенчй ча арах тиристоров, под- члючеьчых к А, В и С вторичной

o

5

5

0

5

0

5

0

5

обмотки силового граксформаторз, при „- iiiep fix 7иристорах К .г п/геьче vs. иг выходе - 12В, которое пги переходе к проводящему состоянию переключается на +12В,

Датчики сигналов разрешения ЈЛщачи импульсов управления на тиристоры анодной 5 и катодной 6 групп контролирую режим работы преобразователя по заданию,; Значения сопротивлений резисторов на входе компаратора 12 подобраны таким образом, что при отсут - ствии разрешения на выдачу импульсов напряжение на выходе блока 7 совпадений переключается с -12В на +12В, если проводит хотя бы один тиристор схемыо В случае, когда разрешается выдача импульсов одчой из групп, изменение напряжения одного из датчиков разрешения выдачи импульсов изменяет установку блока совпадений и ее пере - ключение ча -И 2В происходит только при одновременной проводимости двух тиристоров о

При включении преобразователя в работу вначале включают напряжение на цеп управление. Датчики 2-4 проводящего состояния фи. сирумт обрыв трех фаз питзлия и блок 7 совпадений переключается, выдавая на выходе +12В. Наприлечие на выходе первого интегратора 8 изменяется от +12В до -12В и при достижении напряжения 5В первого порогового элемента 23 первый рлтег- раюр 8 становится на самоподхват. Преьг-ипечие по модулю напряжения третьего порогового элемента 30 вызывает открывание ключевого элемента 10, зашита запрещает выдачу импутьсов вслед ствие увеличения тока фотодиода диодного оптрона 11 и засвечивается красный индикаторный светодиод 31, сигнализируя о соабатывании защиты, т.е. о ее исправности.

Включение на напряжение силовых цепей преобразователя при исправном его состоянии вызывает появление напряжений - 12В на выходах датчиков 2 - 4, напряжение на выходе компаратора 12 блока 7 совпадений переключается на -12В и напряжение нэ выходе второго интегратора 9 изменяется от -12В до +12В, При достижении напряжения +5В второго порогового элемента 25 интегратор 9 отключает цепь подхвата интегратора 8S напряжение на выходе которого принимает значение -И2В, транзистор .лючевого элемента 10 закрывается, защита разрешает вчыч импульсов и красный индикаторный све - тодиод 31 гаснет. Диод 21, шуширцг- щий резистор 20, обеспечивает задержку на срабатывз ие защиты 3 мс и переключение первого интегратора 8 на -И 2В 38 время 0,J кс. Диод 28, шунти- рукдции рес.чс юр 75 обеспечивает задержку на отк.мочеш с защиты 20 мс и nep vo f-;и« втотзгтс интегратора 9 на -f В за время мс ,

При выдаче импульсов на одну из групп вентилей и исправности преобразователя защита не срабатывает, так как время задержки первого интегратора больше максимального угла коммутации If wouc ° 5сли вследствие неисправности два ве--ТИЛ1 ароводят одновременно дольше 3 мс, защита срабатывает, 20 использован я качестве

снимает импульсы и индицирует срабатывание посредством красного индикаторного светодиода 31.

L

При полном пробое одного тиристора снятие импульсов снижает ток двухфазного короткого замыкания (КЗ) на 30%, через 10-20 мс исправный тиристор закрывается и наступает режим ои - нофазного КЗ через цепь нагрузки, которое отключается максимально-токовой защитой преобразователя. Если срабатывание защиты вызвано случайной помехой } например отгрыванием тиристора , под воздействием повышенного dli /dt RI.H единичного сбоя логики, то после

СНЯТИЯ ИМПУЛЬСОВ ТИРИСТОРЫ BOCCTSHaS лияают свои запирающие свойства, ьэ ььосоде всех датчиков 2-4 состояния устанавливается напряжение -12В, блок совпадений фиксирует нормальньй режим, выдавая is выходе -12В, второй интегратор 9 отсчитывает задержку 20 мс и отключает цепь подхвата первого интегратора 8Э снимая действие защиты и индикацию,

Формула изобретения

Устройство для защиты реверсивного тиристорного преобразователя, содержащее три датчика проводящего сое чоя- ния тиристоров, выходы которых подключены соответственно к первому вто - рому и третьему входам блока совпадений, датчики сигналов разрешения выдачи импульсов управления на тиристоры анодной и катодной групп, и клю25

30

35

40

45

50

55

..хода эпоха согт- деьий и ,..Д1Л.оч РЫХОДУ источник напг а д выводы пято.1. и резисгг-р блоча co aant-ккй ir:o-i. зовгч.,1 з стве пат- и ше .тоге зхи.дГ В бпо совпадений и подключен1-. соот но к выходлм слг этот р шения выдали импл п-(.ов унраэлеп-тиристоры аподнок катодной гру инвертируг :.1 iiepBor i инте ря подключен , выходу блока совл ний через первып i второй послед тельно соединенные резисторы по ний из котсгых иучтирован первым дом, первого интегратора ч последоьательн включенные первг роговый эпемска к третий подключен к своему неинвергкруюш входу, к которому ерез четверть зистор и второй пороговый элемен подключен также выход ВТОРОГО ин ратора, инвертирующий вход котор подключен I, выходу блока совпаде через пятый и шестой последовате соединенные резисторы, последи ii которых шунтирован вч ерым диодом равляющий вход ключевого элемент рез седьмой резистор и третий по вый элемент соединен с выходом п го интегратора, выходная цепь кл вого элемента последовательно с тодиодом диодного оптрона индик ным светодиодом и восьмьгм резист чключеня между шиной нупееогс по циала и вы.;одо;ч HI -O-н 1- ч налп . а ВЫРОГ м фотодчоца н -одногс члгъ нспользоБаны ь качестве льг ; т у

5

ЧРВОЙ элемент, от т и а ю п вся гем, что, с целью унрошенг, т повышения надежности, в него введены два интегратора, три пороговых эпе мента, два диода, диодная оптрон, индикаторный светоднод, источник напряжения и восемь резгсторов, причем блок совпадении выполнен в виде компаратора и шести резисторов, одни выводы которых объединены и подключены к входу компаратора, выхэд которого использован в качестве выхода блока совпадений, при этом другие выводы первого второго и третьего резисторов Злоха сорпаценк использованы а ра -т- стве nepBoiot второго ч т,- т ьего входов блока совпадений др.,гой рчвод четвертого резистора б пока совпрцеы-ш

5

0

5

0

5

0

5

..хода эпоха согт- деьий и ,..Д1Л.очсн ч РЫХОДУ источник напг а другие выводы пято.1. и резисгг-ров блоча co aant-ккй ir:o-i. зовгч.,1 з качз стве пат- и ше .тоге зхи.дГ В бпока совпадений и подключен1-. соот е ствен но к выходлм слг этот разрешения выдали импл п-(.ов унраэлеп-л ла тиристоры аподнок катодной групп, инвертируг :.1 iiepBor i инте раю- ря подключен , выходу блока совладений через первып i второй последовательно соединенные резисторы посчед- ний из котсгых иучтирован первым дио дом, первого интегратора чепсз последоьательн включенные первг Ч пороговый эпемска к третий рез сто;- подключен к своему неинвергкруюше у входу, к которому ерез четвертьй ре зистор и второй пороговый элемент подключен также выход ВТОРОГО интегратора, инвертирующий вход которого подключен I, выходу блока совпадений через пятый и шестой последовательно соединенные резисторы, последи ii из которых шунтирован вч ерым диодом, управляющий вход ключевого элемента через седьмой резистор и третий пороговый элемент соединен с выходом первого интегратора, выходная цепь ключевого элемента последовательно с све- тодиодом диодного оптрона индикаторным светодиодом и восьмьгм резистором чключеня между шиной нупееогс потенциала и вы.;одо;ч HI -O-н 1- ч налп .., а ВЫРОГ м фотодчоца н -одногс члгъэь нспользоБаны ь качестве льг ; т уст-