Стабилизатор переменного напряжения Советский патент 1991 года по МПК G05F1/44 

Изобретение относится к электротехнике.

Цель изобретения - уменьшение уровня постоянной составляющей выходного напряжения.

На фиг. 1 представлена принципиальная схема стабилизатора переменного напряжения; на фиг. 2 - временные диаграммы, поясняющие его работу.

Стабилизатор содержит ключевой элемент 1, состоящий из первого и второго диодов 2 и 3, катоды которых объединены, а аноды соединены с катодами третьего и четвертого диодов 4 и 5 соответственно. Между анодами третьего и четвертого диодов 4 и 5 и эмиттером силового транзистора 6, коллектор которого соединен с общей точкой катодов первого и второго диодов 2 и 3, включены датчики 7 и 8 токэ. Анод первого диода 2 соединен с первым выводом 9 для подключения сети. Второй вывод 10 для подключения сети объединен с первым выводом для подключения нагрузки 11. Второй вывод для подключения нагрузки 11 подключен к аноду второго диода 3. Параллельно датчикам 7 и 8 тока подключены входы соответствующих первого и второго интеграторов 12 и 13. Выходы первого и второго интеграторов 12 и 13 соединены с входами дифференциального усилителя 14, выход которого соединен с входом инвертора 15 полярности импульсов и управляющим входом второго регулируемого делителя 16 напряжения.

Управляющий вход первого регулируемого делителя 17 напряжения соединен с выходом инвертора 15 полярности импульсов. Выводы коллектор - эмиттер силового транзистора 6 зашунтированы корректирующей цепочкой 18. Датчик 19 напряжения содержит трансформатор 20, первичная обмотка 21 которого, являющаяся входом датчика 19 напряжения, соединена с первым и вторым выводами 9 и 10 для подключения сети. Вторичные обмотки 22 и 23 трансформатора 20 через первый и второй однополу- периодные выпрямители 24 и 25 соединены с входами соответствующих первого и второго регулируемых делителей 17 и 1 б напряжения. Устройство 26 сравнения содержит первый и второй компараторы 27 и 28, выходы которых соединены с входами логического элемента И 29. Первые входы первого

и второго компараторов 27 и 28 соединены соответственно с выходами первого и второго регулируемых делителей 17 и 16 напряжения. Вторые выводы первого и второго компараторов объединены и соединены с

первым входом устройства 26 сравнения, к которому подключен источник 30 опорного напряжения. Выход логического элемента И 29 через усилитель 31 мощности соединен с базой силового транзистора 6.

Стабилизатор работает следующим образом.

Во время положительного полупериодз напряжения сети на выходе первого одно- полупериодного выпрямителя 24 появляется напряжение положительной полярности, текущая величина которого пропорциональна текущему значению напряжения сети (Ug.10, фиг. 2). На выходе первого регулируемого делителя 17 напряжения появляется

напряжение положительной полярности, пропорциональное напряжению сети, которое далее поступает на инвертирующий вход первого компаратора 27 и сравнивается с опорным напряжением от источника 30

опорного напряжения (Ui, фиг. 2). Напряжение на выходе первого компаратора 27 имеет уровень логической единицы до тех пор, пока напряжение на инвертирующем входь меньше опорного (U27, фиг. 2), После

этого оно удерживается на уровне логического нуля. Напряжение на выходе второго компаратора 28 в этих условиях имеет уровень логической единицы, так как напряжение на выходе второго однополупериодного

выпрямителя 25 и напряжение на выходе второго регулируемого делителя 16 напряжения равны нулю(1)1б, фиг. 2). Напряжения с выходов первого и второго компараторов 27 и 28 поступают на входы логического

элемента И 29; его выходное напряжение в течение интервала фазовых углов СГ+ когда напряжение сети превышает заданный номинальный уровень по амплитуде, имеет уровень логического нуля (Ug.io, U27, Ibe,

1)29 U31 Фиг 2) В результате напряже ни на выходе усилителя 31 мощности и на баз0 силового транзистора 6 совпадает по форме с напряжением на выходе логического эле мента И 29 Таким образом обеспечивается запирание силового транзистора б в течение интервалов фазовых углов с + и поддер жание постоянства амплитуды напряжения на выводах для подключения нагрузки (Dion, Фиг ,2)

Во время отрицательного полупериода в стабилизаторе происходят процессы анз логичные описанным

Постоянная составляющая в выходном напряжении ( 11 фиг 2) отсутствует при условии полной симметрии формы кривой напряжения сети и одинаковых величии,) фазовых углов (I + и (I - в каждом полуг с риоде На практике эти условия не всегда выполняются, так, форма полупрриодог п пряжения сети может быть несимметри ной, например из-за наличия четних гармоник Подавление возникающей мри этом постоянной составляющей в выходном напряжении может быть основано на прин ципе сравнения величин средних значении тока нагрузки Гр+ и Ср в каждом полупери оде Полученная информация о разности (lcp+ Icp-) т е сигнал ошибки заводите0 ч контур автоматического регулирования п результате отработки ошибки обеспечига ется состояние динамически о равновесия когда 1Ср+ - Icp- 0 Это и обеспечивает подавление постоянной составляющей Б предлагаемом стабилизаторе информацию о текущем значении токов нагрузки I в каж дом полупериоде получают с помощью двух идентичных первого и второго датчиков 7 и 8 тока (U. Us фиг. 2) Эта информация ин тегрируется с помощью идентичных перво го и второго интеграторов 12, 13 в которых постоянные времени в 10-20 раз превыша ют период напряжения сети Таким образом, на оба входа дифференциального усилителя 14 с выходов перво - и второго интеграторов 12 и 13 поступают напряжения Ucp- и Ucp+, пропорциональные токам нагрузки Icp- и lcp+ Если напряжение Ucf.1 поступающее с второго интегратора 13 пре вышает Ucp- с первого интегратора 12, то тогда под действием напряжения дифференциального усилителя 14, имеющего отрицательную полярность, напряжение на выходе второго регулируемого делителя 16 напряжения увеличивается В то же время напряжение на выходе первого регулируемого делителя 17 напряжения уменьшается Как следствие, фазовый угол а + в положи тельном полупериоде становится большим,

чем фазн ш 1 . ( t i упериод

Спеднрр }i ,чгни(iifi vpn г i ,

Uq ) определяют пп п

J п - ™ / si- d r r

10

с ил Л

М rrsr- ,

|др Enm амплиту Hrt ujH кения геш

От одагледув п- вел1чст мг f полгжител1 HOIV ri iv теп юге наги РЖР ие

Urpr умрнь ЛРСТСЯ Jrp с уменьшением в QIри атгпьном попyri-afиоде во растч 1 Отработка сигнала (льирки прои лодит до юр пока не успано .сч динамическое рапнпвесие J , I л г . с Gecnc

чивзет подтвление о гмнои гопап/ тю 1цеи внхпдного чапг н

Корректируч цдч цесс IVP 1Ь i еспе- и вает оптими ци о i ии ВП ЛЮЧРН - Я гилового транзитiop.3 ъ i ц t p,ied фчзо

вых угпов с±

Формула f п и я Сгабили1атор проеден ш о нитряже

имя содержа j,vt i ТОЧРГ 1 пемиш IM ч ыре диодов и и м о L чи юра

коллг-ктоо roropi i . соедини

НЫМ М -V- ДУ С о бО11 flf ..(КТООИВТГГТГО

диоден аноды от ,с нен.) кттп

дами гретьего и че f р ог диодос ч 5т

ветственно при э м JMO п м г on диода соединен с перо м чмн по ,i- и 4f ния сети перемрнис i i Topon вьиод д я подключьн. ч сети rept ienioic ск ч и первый BLinofl для подк течения нагрузки

объединены второй вьи д дпя пoд лючe- ния нагрузки шдктклен к аноду itoporo диода упртсг чис ( с ржаиции дат чик напрлх н.1я в,гд i inr -, о го, . с первь м и вторыг- пыи n i , n тсдктюче

ния сети псррменног - ггка строистьо соавнениг к первомч мходу ю орого подключен исгоиник опорного иапрчкения, причем выход Слока . н соединен с базой силового транзистора отличающ и и с я тем что с целью уменьшения уровня постоянной составтяющеи выходного напряжения введена первый и второй датчик .1 тока агрузки первый и второй интегратора дифференциальный усилитель,

инвертор полярности импульсов, первый и второй регулируемые делители напряжения усилитель мощности и корректирующая цепочка, при этом датчик напряжения выполнен в виде трачгформат ра выводы первичней обмотки которого являются входом датчика напряжения, а вторичные обмотки соответственно через первый и второй од- нополупериодные выпрямители соединены с входами соответствующих первого и второго регулируемых делителей напряжений, устройство сравнения содержит первый и второй компараторы и логический элемент И, причем первые входы первого и второго компараторов соединены с выходами первого и второго регулируемых делителей напряжения, вторые выводы первого и второго компараторов обьединены и соединены с первым входом устройства сравнения, выходы первого и второго компараторов подключены к входам логического элемента И, выход которого через усилитель мощности соединен с базой силового транзистора,

первый и второй датчики тока нагрузки включены между эмиттером силового транзистора и анодами третьего и четвертого диодов соответственно, параллельно каждому из датчиков тока подключены входы соответствующих первого и второго интеграторов, выходами соединенных с входами дифференциального усилителя, выход которого соединен с управляющим входом второго регулируемого делителя напряжения и входом интвертора полярности импульсов, причем выход инвертора полярности импульсов подключен к управляющему вход1/ первого регулируемого делителя напряже- ния, а параллельно выводам коллектор - эмиттер силового транзистора включена корректирующая цепочка.

Изобретение относится к электротехнике Целью изобретения является уменьшение уровня постоянной составляющей выходного напряжения. Устройство содержит ключевой элемент 1 из выпрямительного диодного моста, выход постоянного тока которого шунтирован силовым транзистором 6, работающим в ключевом режиме. Входное напряжение сети измеряется датчиком 19 амплитуды напряжения преобразуется и сравнивается с опорным напряжением в