Устройство для логической обработки изображений Советский патент 1991 года по МПК G06K9/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в различных оптоэлектронных схемах параллельной обработки изображений, при построении матричных процессов для вычисления логических функций бинарных изображений методами клеточной логики.

Целью изобретения являются повышение быстродействия устройства.

На фиг. 1 приведена общая структурная схема устройства, схематически раскрыта реализация оптического преобразователя устройства; на фиг, 2 - временные диаграммы подачи управляющих сигналов на входы устройства, поясняющие сущность его работы.

Устройство содержит матрицу 1 (mxn) оптических преобразователей, оптические входы и выходы которых образуют соответственно внешние оптические информационный вход 2 и выход 3 устройства, каждая ячейка матрицы содержит первый 4, второй 5 и третий 6 биспин-элементы, омические выводы питания которых соединены с шиной 7 питания, запирающий вывод первого биспин-прибора 4 соединен с первым электродом первого оптоэлектронного затвора 8 и через резистор нагоузки с нулевой шиной, второй электрод первого оптоэлектронного затвора соединен с первым управляющим электрическим входом ячейки, оптический вход первого биспин-элемента 4 соединен с оптическим входом данной ячейки, контакт подложки первого биспин-элемента остается свободным, оптический вход первого оптоэлектронного затвора 8 соединен с первым управляющим оптическим входом ячейки, а его оптический выход соединен с оптическим входом второго биспин-элемента 5, контакт подложки которого соединен с вторым электрическим входом ячейки, а запирающий контакт соединен с первыми эле1стрическими выводами первого светоизлучателя (светодиода) 9 и второго оптоэлек- трического затвора 10, второй вывод светоизлучателя 9 через резистор нагрузки и второй вывод оптоэлектронного затвора 10 соединены с нулевой шиной, оптический выход светоизлучателя 9 соединен с оптичесо

С

о ел

00 00

ским входом второго биспин-элемента 5, оптический вход второго оптоэлектронного затвора 10 соединен с вторым управляющим оптическим входом ячейки, а оптический выход второго оптоэлектронного затвора 10 соединен с оптическим входом третьего биспин-элемента 6, контакт подложки которого соединен с третьим управляющим электрическим входом данной ячейки, запирающий контакт - с первым электрическим выводом второго светоизлу- чателя 11. второй электрический вывод которого через резистор нагрузки соединен с нулевой шиной, а оптический выход второго светодиода соединен с оптическим входом третьего биспин-элемента 6 и оптическим выходом 3 данной ячейки, все первые, вторые и третьи электрические входы каждой ячейки матрицы соединены соответственно вместе и образуют первый 12, второй 13 и третий 14 электрические входы устройства, первый и второй оптические входы каждой ячейки матрицы соединены соответственно с первым 15 и вторым 16 оптическими управляющими входами устройства.

На фиг. 2 приведены временные диаграммы подачи управляющих сигналов на управляющие входы 12-16, а также на оптический вход 2 устройства.

Устройство работает следующим образом. . Вычисляемая логическая функция f(XiХп) входных изображений формируется по правилу f VTj, где: Tj XL.. XkXk+i...Yj, j-й терм изображения, составленный из произведения прямых X либо инверсных X изображений; YJ - настроечное изображение разрешения j-ro терма в данной логической операции.

Каждый Н терм формируется по правилу

Tj Xi... XkXk-н... XnYj Xi Xk + Yj + Xic-n...

Таким образом, подавая входные оптические сигналы текущих изображений X на оптические входы 2 оптических преобраэо- вателей матрицы, совпадающих с оптическими входами первых биспин-зпементов 4 на запирающем контакте, а следовательно, и на первом электроде первого оптоэлектронного затвора 8, получают напряжение питания в случае, если на оптический вход 2 поступает единичный сигнал.

Если на входе 12 есть напряжение и по оптическому входу 2 присутствует оптический сигнал, то сопротивление первого биспин-элемента 4 падает, а значение первого ограничителя резистора подбирается так, что питание на верхнем электроде затвора 8 равняется питанию управляющего входа 12. В этом случае параллельного светового потока с входа 15. Если же на входе 12 нет

оптического сигнала, то разность потенциалов между электродами затвора 8 достаточна для закрытая затвора 8. Поэтому, если на входе 12 есть питание, то первая цепь ячейки используется как оптический повторитель. Аналогично, если на входе 12 питания нет, то в этом случае данная цепь используется как оптический инвертор. Фактически данный срез (первый биспин-элемент 4 и

0 затвор 8) по всем ячейкам матрицы представляет собой оптический повторитель-инвертор с сигнальным оптическим входом 15 и управляющим оптическим 2 и электрическим 12 входами.

5Второй биспин-элемент 5 каждой ячейки за счет наличия обратной оптической связи от светодиода 9 служит для накопления матрицы устройства. Инверсия значения логической суммы прямых и инверсных изо0 бражений и настроечного изображения в логическое произведение соответствующих инверсных изображений (терм) достигается на выходе второго затвора 10, так как если на верхнем электроде данного затвора при5 сутствовал потенциал 1, сформированный дизьюнкцией оптических сигналов текущих операндов (прямых, настроечных и инверсных), то световой сигнал с входа 16 от источника плоскопараллельного светового

0 потока не пройдет через данный затвор, и наоборот, если на верхнем электроде второго затвора питания нет, то данный затвор становится прозрачным для прохождения оптического сигнала источника от входа 16.

5Третий биспин-элемент 6 за счет обратной оптической связи светодиода 11 осуществляет формирование логической суммы значений сформированных термов. После того, как все термы сформированы, резуль0 тат считывания на оптическом выходе вто- рого светодиода 11, но в процессе формирования с выхода этого светодиода возможно считывание и промежуточных результатов, формирование которых не требу5 ет значений всех возможных термов, а формирование остальных на результате, дальнейшей обработки не сказывается.

Сброс второго 5 и третьего 6 биспин- элементов необходим соответственно для

0 формирования значения нового терма или новой логической функции. Это достигается подачей соответствующих управляющих сигналов на управляющие входы 13 и 14 устройства, как показано на фиг. 2 (последо5 вательность формирования и согласование этих сигналов во времени).

На фиг. 2 приведены временные диаграммы формирования четырех термов изображений для двух операндов Х и Хг по каждому из входов устройства. Аналогично

производится формирование термов для большего числа информационных операндов.

Формула изобретения

1.Устройство для логической обработки 5 изображений, содержащее матрицу оптических преобразователей, информационные входы оптических преобразователей первого столбца матрицы и выходы оптических преобразователей последнего столбца мат- 10 рицы являются соответственно информационными входами и выходами устройства.

отличающееся тем, что, с целью повышения быстродействия, информационные входы каждого оптического преобразо- 15 вателя каждой строки оптически связаны с выходами предыдущего оптического преобразователя данной же строки матрицы, три одноименных электрических управляющих входа всех оптических преобразователей 20 объединены и являются электрическими управляющими входами устройства, два одноименных оптических управляющих входа всех оптических преобразователей объединены и являются оптическими управляющи- 25 ми входами устройства, соответствующие входы питания оптические входы всех оптических преобразователей обьединены и являются входами питания и информационным входом устройства.30

2.Устройство по п. 1,отличающее- с я тем, что каждая ячейка преобразователя состоит из трех биспин-элементов, двух све- тоизлучателей, трех резисторов и двух опто- электронных затворов, причем оптические 35 входы первых биспин-элементов являются

информационными входами оптического преобразователя, первые электрические входы первых оптоэлектронных преобразователей и электрические входы вторых и третьих биспин-элементов являются электрическими управляющими входами оптического преобразователя, оптические входы оптоэлектронных затворов являются оптическими управляющими входами оптического преобразователя, выходы первых биспин-элементов подключены к вторым электрическим входам первых оптоэлектронных преобразователей и первым выводам первых резисторов, выходы первого и второго оптоэлектронных затворов оптически связаны с оптическими входами соответственно второго и третьего биспин-элементов, выходы которых подключены к первым входам первого и второго светоизлучателей соответственно, вторые входы которых соединены с первыми выводами вторых и третьих резисторов, вторые электрические входы вторых оптоэлектронных затворов соединены с первыми входами первых светоизлучателей, входы питания биспин-элементов обьединены и являются входами питания оптического преобразователя, вторые выводы резисторов обьединены и являются общими входаг ми оптического преобразователя, выходы первого и второго светоизлучателей оптически связаны с оптическими входами соответственно второго и третьего биспин-элементов, а выходы второго излучателя являются также выходами оптического преобразователя

Изобретение относится к автоматике и вычислительной технике и предназначено для построения матричных процессов. Цель изобретения - повышение быстродействия устройства. Устройство содержит матрицу оптических преобразователей, каждый из которых состоит из идентичных ячеек, имеющих три биспин-элемента, два оптоэлект- ронных затвора, два светоизлучателя, три резистора. Благодаря матричной организации и многоканальности обеспечивается не только высокое быстродействие, но и функ циональная гибкость устройства. 1 з.п. ф- лы, 2 ил.

ППП ППП

ППП ППП ППП ППП

Фиг.1