Устройство для управления транзисторным полумостовым инвертором Советский патент 1991 года по МПК H02M3/335 

обеспечивает режимы стабилизации выходного напряжения и симметрирование режимов перемагничивания трансформатора, что повышает его надежность. 2 ил.

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания. Цель изобретения - повышение его надежности. В устройство управления, содержащее задающий генератор 1, Т-тритгер 2, RS-триггер 3, источник 6 управляющего напряжения, компаратор 7, интегратор 8, ключ 11 и логические элементы И 4 и 5, выходы которых связаны с целями управления транзисторами инвертора, введены резистивный сумматор 13. эмиттерный повторитель 17, дополнительная обмотка 23 трансформатора 26 инвертора и выпрямительные диоды 19 и 20. При этом предлагаемое устройство f fe ON VI О О СО СО

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания.

Целью изобретения является повышение надежности.

На фиг. 1 представлена принципиальная схема предлагаемого устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Устройство содержит задающий генератор 1, соединенный со счетным входом Т-триггера 2 и S-входом RS-триггера З, выходы которых подключены к входам логических элементов И 4 и 5, источник 6 управляющего напряжения, соединенный с инвертирующим входом компаратора 7, прямой вход которого подключен к выходу интегратора 8, состоящего из резистора 9 и конденсатора 10, к точке соединения которых подключен первый электрод ключа 11, управляющий вход которого соединен с выходом компаратора 7, датчик 12 выходного напряжения инвертора, подключенный к входу интегратора 8, резистивный сумматор 13, состоящий из резисторов 14-16, выход которого соединен с вторым электродом ключа 11, эмиттерный повторитель 17, вход которого подключен к делителю 18 входного напряжения инвертора, а выход - к первому входу резистивного сумматора 13, выпрямительные диоды 19 и 20, включенные между вторым входом резистивного сумматора 13 и клеммами 21 и 22 дополнительной обмотки 23 трансформатора инвертора.

Полумостовой инвертор содержит источник 24 входного напряжения инвертора, емкостный делитель 25 напряжения, трансформатор 26, первичная обмотка 27 которого включена между емкостным делителем 25 и общей, точкой силовых транзисторов 28, схемы 29 управления силовыми транзисторами, диоды 30 обратного тока и нагрузку 31. На фиг. 2 представлены диаграммы 32- 40 напряжений.

Устройство работает следующим образом.

Задающий генератор 1 вырабатывает короткие импульсы постоянной частоты (фиг. 2, диаграмма 32), которые поступают на счетный вход Т-триггера и S-вход RS- триггера. На прямом и инверсном выходах Т-триггера появляются прямоугольные импульсы 33 и 34 частотой, вдвое меньшей, чем частота задающего генератора. Эти импульсы управляют логическими элементами И 4 и 5, разрешая в каждый момент времени включение только одного из транзисторов

28 инвертора.

Импульсами задающего генератора запускается RS-триггер З (диаграмма 37), который через логические элементы И 5 или 4 включает один из транзисторов 28 инвер0 тора. При этом на вторичных обмотках трансформатора 26 появляется напряжение (диаграмма 38), которое с обмотки обратной связи поступает на датчик 12 выходного напряжения инвертора. Выпрям5 ленное напряжение обмотки обратной связи с выхода датчика 12 поступает нз вход интегратора 8, напряжение на выходе которого начинает линейно возрастать (напряжение Un на диаграмме 35).

0Выходное напряжение интегратора

поступает на компаратор 7, где сравнивается с управляющим напряжением Uy. В момент ti совпадения напряжений компаратор вырабатывает импульс поло5 жительной полярности (диаграмма 36), который поступает на R-вход RS-триггера, сбрасывая его в начальное состояние (диаграмма 37), соответствующее выключенному состоянию транзисторов 28.

0 Через время tpi, необходимое для рассасывания избыточных зарядов в базе, в момент времени t2 транзистор 28 выключается и напряжения на вторичных обмотках трансформатора 26 и выходе датчика 12

5 падает до нуля.

Импульс компаратора в момент времени ti поступает одновременно и на управляющий вход ключа 11. При этом замыкается цепь разряда накопительного конденсатора

0 10, в которую входят ключ 11 и резистор 14 резистивного сумматора 13. Напряжение на резисторе 14 пропорционально - разности между половиной напряжения питания, снимаемого с эмиттерного повтори5 теля 17, и напряжением на одном из конденсаторов емкостного делителя 25, снимаемого с дополнительной обмотки 23 трансформатора 26 инвертора. Поэтому конденсатор 10 разряжается на разность

0 напряжения AU k(Uex/2 - 11д) (диаграммы 35, 39 и 40). После этого происходит заряд конденсатора 10 в течение времени, пока на интегратор поступает напряжение с датчика 12.

В течение времени tz - t3 напряжение на конденсаторе 10 остается на уровне, достигнутом к моменту времени t2. В момент времени ts по импульсу задающего генератора 1 включается транзистор другой фазы инвертора и напряжение U4 на конденсаторе 10 начинает линейно возрастать до величины напряжения управления. В момент времени Т4 конденсатор 10 разряжается до величины напряжения ( Ди-). Напряжение (Ди-) равно напряжению AU+, но противоположно по знаку, так как в соседних полупериодах измеряется напряжение Ug на конденсаторах делителя 25 противоположных фаз инвертора. Абсолютные величины напряжений (Д U+) и (Д U-) зависят от степени разбаланса напряжений на конденсаторах делителя 25.

Увеличение Ди+ приводит к тому, что в следующем полупериоде компаратор 7 сработает раньше, уменьшив время включенного состояния транзистора противоположной фазы. И наоборот, увеличение (по абсолютной величине) напряжения (Ди-) приводит к увеличению времени включенного состояния транзистора противоположной фазы в следующем полупериоде (диаграмма 35).

Уменьшение (увеличение) длительности включенного состояния транзистора соответствующей фазы увеличивает (уменьшает) напряжение на соответствующем конденсаторе емкостного делителя 25 за счет меньшей (большей) степени его разряда. Поэтому в предлагаемом устройстве для симметрирования режима работы инвертора напряжения (Д U+) и (Д U-) изменяются таким образом, чтобы уменьшить время включенного состояния транзистора той фазы, амплитуда выходного напряжения в которой меньше, и увеличить для противоположной фазы. На диаграмме 39 показано как происходит суммирование половины входного напряжения к UBx/2 и напряжения на конденсаторах емкостного делителя 25 (с обратным знаком), а на диаграмме 40 - результат суммирования (напряжение на резисторе 14).

Предлагаемое устройство обеспечивает режимы стабилизации среднего значения выходного напряжения инвертора в каждом полупериоде и симметрирования режима перемагничивания трансформатора инвертора путем выравнивания напряжений на конденсаторах емкостного делителя напряжения. Это достигается значительно более простыми средствами, чем в известном устройстве. В предлагаемся устройстве применен рез стивный сумматор и дополнительная обмотка трансформатора инвертора с выпрймительными диодами что позволяет отказаться от сумматора, реализуемого на операционном усилителе, и

от аналогового коммутатора, реализуемого при помощи четырех аналоговых ключей. Эмчттерный повторитель в предлагаемом устройстве служит лишь для уменьшения мощности делителя 18 входного нзпряжения инверторам в качестве дополнительной обмотки 23 трансформатора инвертора может быть использована одна из вторичных обмоток трансформатора, имеющая общий нулевой провод со схемой управления, например обмотка питания управления или обмотка обратной связи

Формула изобретения Устройство для управления трзнзистор- ным полумостовым инвертором, содержащее задающий генератор, подключенный счетному входу Т-триггера и S-входу RS триггера, прямой и инверсный выходы Т- григгера соединены с первыми а выходы RS-триггера - с вторыми входами первого и

гторого элементов И, выходы которых предназначены для связи1 с транзисторами инвертора, делитель входного напряжения инвертора и источник управляющего напряжения, соединенный с инвертирующем входом компаратора, выход которого соединен с R-входом RS-триггера, з прямой вход подключен к выходу интегратора, соединенного сдатчиком выходного напряжения инвертора, к точке соединения конденсатора и резистора интегоатора подключен первый электрод ключа, управляющей вход которого соединен с выходом компаратора, отличающееся тем, что с целью повышения надежности, введены полумостовой выпрямитель, эмиттерный повторитель и дополнительная обмотка трансформатора инвертора, резистивный сумматор, выход которого соединен с вторым электродом ключа, эмиттерный повторитель подключей между делителем входного напряжения инвертора и первым входом резистивного сумматора, а две клеммы дополнительной обмотки трансформатора инвертора соединены с вторым входом

резистивного сумматора через диоды полумостового выпрямителя.