Формирователь символов для устройств отображения информации на матричных экранах Советский патент 1991 года по МПК G09G3/20 

сл

с

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении буквенно-цифровых и графических дисплеев на матричных экранах. Цель изобретения - расширение области применения формирователя путем обеспечения возможности произвольного изменения конфигурации отображаемых символов. Это достигается тем, что введенныев формирователь делитель частоты, регистр команд, регистр ввода данных, блок управления, регистр вывода данных, регистр адреса, второй блок постоянной памяти, обеспечивают аппаратное формирование точечной матрицы символов и программное управление передачей информации между блоками и позволяет опе- ративно изменять конфигурацию отображаемых символов 1 з.п ф-лы. 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифробуквен- ных и графических дисплеев с использованием матричных экранов:

Цель изобретения - расширение области применения формирователя путем обеспечения возможности произвольного изменения конфигурации отображаемых символов.

Блок управления содержит однокристальный 16-разрядный микропроцессор на микросхеме типа К1801 ВМ1. На его выводах эмулирован протокол обмена, соответствующий протоколу магистрали типа МПИ (межмодульный параллельный интерфейс) по ОСТ 11 305. 903-80. На магистрали применяются синхронный способ передачи адреса и асинхронный способ обмена информацией. Все микропрограммы выполняются асинхронно, внешние тактовые импульсы синхронизируют обмен информацией во внешней магистрали.

В микропроцессоре применяется программный режим работы без радиальных и векторных прерываний. Для накопления и обработки информации используются внутренние регистры, а ввод и вывод информации реализуются через внешние радиально выбираемые регистры расширения (буферные регистры ввода-вывода данных, регистр команд и состояний).

Введение в устройство блока управления и ряда блоков сделало формирователь символов аппаратно-программным, а именно: аппаратными средствами формируется точечная матрица символов записываемая в буферный регистр ввода а передача информации между буферными регистрами ввода-вывода и регистрами блока управления происходит под управлением программы блока управления Такая структура

о

00 00

го

00

о

повышает эффективность, гибкость формирователя символов, позволяет осуществлять повороты символов, отображаемых на экране, произвольно оперативно изменять конфигурации отображаемых символов, чю дает возможность получить дополнительные знаки выбора символов, а это расширяет область применения устройстпа отображения информации,

На фиг.1 представлена структурная схема формирователя символов; на фиг.2 - структурная схема алгоритма программного ввода-вывода данных.

Формирователь символов содержит генератор 1 импульсов, первый 2 и второй 3 формирователи импульсов, первый элемент И ПИ 4, первый блок 5 постоянной памяти, счетчик 6 строк, счетчик 7 столбцов, делитель 8 частоты, блок 9 управления, знакоге- юратор 10, дешифратор 11, регистр 12 оманд, регистр 13 ввода данных, регистр 14 вывода данных, регистр 15 адреса, ЁТО- рой блок 16 постоянной памяти.

Блок 9 управления содержит элемент И-НЕ 17, второй элемент ИЛИ 18, первый 19, второй 20, третий 2 I, четвертый 22 элементы И, элемент 23 задержки, пятый элемент И 24 узел 25 микропрограммного улрагления.

Формирователь символов работает следующим обоазом.

Генератор 1 импульсоо вырабатывает тактовые импульсы ТИ I, которые поступают на вход синхронизации узла 25 микропрограммного управления 25, на счетный вход делителя 8 частоты и на вход строби- рования регистра 13 овода данных.

Адрес команды от внешнего устройства записывается в старший байт регистра 12 команд (и состояний).

Узел 25 микропрограммного управления вырабатывает сигнал Выборки первого регистра ввода-вывода и сигнал Чтение, которые поступают на входы элемента И 19. На выходе последнего вырабатывается сигнал выборки регистра 12 команд. Узел 25 микропрограммного управления производит чтение содержимого по адресу 1777168 (адрес регистра 12 команд), и информация через мультиплексированную шину АД поступает на вход блока 9 управления и интерпретируется следующим образом, Младший байт полагается равным нулю, а старший байт имеет значение, считанное из шины АД. Слово, составленное из младшего и старшего байтов, заносится во внутренний регистр R7 (счетчик команд) и является адресом первой команды, которую необходимо выполнить.

Второй блок 16 постоянной памяти хранит программы работы и констант, что необходимо для реализации алгоритма функционирования блока 9 управления

Появление сигнала Обмен на выходе

узла 25 означает, что адрес находится на входе шины АД, Сигнал Обмен через элемент И 22 при отсутствии сигнала выборки регистра на выходе элемента И-Н Е 17 посту0 пает на второй вход выборки второго блока 16 постоянной памяти и на вход стробиро- вания регистра 15 адреса В последний записывается адрес, установленный на шине АД, с выхода которой адрес поступает на

5 адресный вход второго блока 16 постоянной памяти. При наличии сигнала Чтение на выходе элемента И 21, когда отсутствует сигнал выборки регистра на выходе элемента И-НЕ 17, осуществляется выборка инфор0 мации из второго блока 16 постоянной памяти, вызванная адресом на входе, которая поступает на шину АД блока 9 управления. При этом сигнал с выхода элемента И 21 поступает на вход элемента 23 задержки,

5 на выходе которого вырабатывается сигнал Ответ, поступающий в узел 25 и указывающий на то, что данные установлены на информационных входах шины АД блока 9 управления. При поступлении кода знака от

0 внешнего устройства на младшие разряды адреса первого блока 5 постоянной памяти и на вход первого элемента ИЛИ 4 на выходе первого элемента ИЛИ 4 вырабатывается сигнал, указывающий на готовность внеш5 него устройства к вводу данных, записывающихся, например, в седьмой бит младшего байта регистра 12 команд.

Блок 9 управления программно определяет готовность внешнего устройства

О (фиг.2, блоки 2, 3). Если появилась готовность, то узел 25 вырабатывает сигнал Установка (фиг.2, блок 4), который через элемент ИЛИ 18 устанавливает в исходное состояние -делитель 8 частоты, счетчик 7

5 столбцов, счетчик 6 строк, запрещает выборку блока 5 постоянной памяти, а также первого сигнал Установка очищает регистр 14 вывода данных. На младшие разряды адреса первого блока 5 постоянной

0 памяти поступает код знака от внешнего устройства, а на старшие разряды адреса поступает код строки знакоместа со счетчика б строк. Например, в первом блоке 5 постоянной памяти зашита программа 63

5 символов, имеющих точечную матрицу 8x7 точек. Информац- . выбирается из первого блока 5 постоянной памяти с соответствующим адресом, содержащим на младших разрядах адресного входа код знака от внешнего устройства и нз старших разрядах

адресного входа код строки знакоместа, поступающий с информационных выходов счетчика 6 строк при наличии синхросигнала выбора на входе выборки первого блока

5постоянной памяти.5

Первый блок 5 постоянной памяти формирует многоразрядный код расположения точек, число которых равно горизонтальному размеру матрицы точек (фиг.З, где ХоХ - столбцы, УоУ/- строки точечной матрицы 10 символа).

Многоразрядный код преобразуется в двоичный код с помощью знакогенератора 10. Каждому разряду восьмиразрядного кода строго соответствует двоичный код.15

С генератора импульсов 1 импульсы ТИ 1 поступают на счетный вход делителя 8 частоты, с выхода которого импульсы поступают на счетный вход счетчика 7 столбцов, вырабатывающего коды столбцов знакоме- 20 ста, которые дешифрируются дешифратором 11, вырабатывающим сигналы столбцов знакоместа на выходах. Сигналы столбцов знакоместа с выходов дешифратора 11 поступают на соответствующие входы первой 25 группы знакогенератора 10,на входы второй группы которого поступает многоразрядный код расположения точек в точечной матрице с выходов первого блока 5 постоянной памяти. На выходах знакогенератора 30 10 вырабатывается информационный код столбцов знакоместа, несущий информацию о конфигурации символа.

Информационные коды .столбцов знакоместа, несущие информацию о конфигу- 35 рации символов в знакоместе, поступают с выходов знакогенератора 10 на четвертые информационные входы регистра 13 ввода- данных, на пятые входы которого поступают коды строк знакоместа с выходов счетчика. 40

6строк, на шестые входы-коды столбцов знакоместа с выходов счетчика 7 столбцов, на вторые и третьи - с выходов первого формирователя 2 или второго формирователя 3.45

При заполнении счетчика 6 строк на его выходе формируется старший разряд кода строк, который по заднему фронту запускает первый формирователь 2 или второй формирователь 3. Первый формирователь 2 50 формирует на выходе сигнал при наличии сигнала Режим сложения с внешнего устройства. Второй формирователь 3 формирует на выходе сигнал при наличии сигнала Режим вычитания, с внешнего устройст- 55 ва.

Сигналы на информационных входах при поступлении импульсов от генератора 1 импульсов на вход стробирования записьк ваются в регистр ввода данных.

Узел 25 вырабатывает сигнал Выборка второго РВВ и сигнал Чтение, которые поступают на входы элемента И 20. На выходе элемента И 20 вырабатывается сигнал выборки регистра 13. Блок 9 управления производит чтение содержимого по адресу 1777148 (адрес регистра 13), и информация через мультиплексированную шину АД поступает на вход блока 9 управления (фиг,2, блок 6), которая записывается в регистре блока 25. Затем производится обработка данных (фиг.2, блок 7), по.окончании которой блок 25 вырабатывает сигнал Выборка второго РВВ и сигнал Запись, которые поступают на входы элемента И 24. На выходе элемента И 24 вырабатывается сигнал стробирования, поступающий на вход стробирования регистра 14, по которому данные, установленные на шине АД по адресу 1777148 (адрес регистра 13) записываются в регистр 14 (фиг.2, блок 8).

На выходах регистра 14 вывода данных устанавливается код столбца и код строки точечной матрицы нового символа, а также разряды, указывающие на то, сформирован- no ли знакоместо или нет в режиме сложения или в режиме вычитания. Информация с выхода регистра 14 поступает на вход внешнего устройства.

После того, как данные записаны в регистр 14, блок 9 управления вырабатывает сигналы для выработки информации с регистра 13 и т.д. (фиг.2), этот цикл продолжается до тех пор, пока не сформируется знакоместо символа.

Строчные синхроимпульсы и кадровые синхроимпульсы от внешнего устройства поступают на входы элемента ИЛИ 18, на выходе которого вырабатывается сигнал на входы сброса делителя 8 частоты, счетчика 7 столбцов, счетчика 6 строк и вход выборки первого блока 5 постоянной памяти, устанавливающий в исходное состояние счетчики 7 строк 6 и столбцов 7, делитель 8 частоты и запрещающий выборку информации из первого блока 5 постоянной памяти.

Программно стирая веса точек символа, можно формировать символ с измененной конфигурацией.

Таким образом, предложенный формирователь позволяет за счет введения блока управления и ряда других блоков оперативно изменить конфигурацию символов в результате обработки информации и оперативного изменения алгоритма функционирования блока управления, а наличие системной магистрали позволяет подключать внешние устройства, что расширяет и модернизирует предложенный формирователь символов.

Формула изобретения 1, Формирователь символов для устройств отображения информации на матричных экранах, содержащий генератор импульсов, первый и вт орой формирователи импульсов, первый блок постоянной памяти, счетчики строк и столбцов, знакогенератор, дешифратор, первый элемент ИЛИ, первые управляющие входы первого и второго формирователей импульсов подключены к выходу счетчика строк, а вторые управляющие входы чвляготся соответственно входами управления Режим сложения и Режим вычитания формирователя, отличающийся тем, что, с целью расширения области применения формирователя путем обеспече -1Ия возможности изменения конфигурации отображаемых символов, в формировзтепь введены делитель частоты, регистр команд, регистр ввода данных, блок управления, регистр вывода данных, регистр адрес 1, блок постоянной памяти, выход генератора импульсов подключен к тактовым пходам регистра ввода данных, блока управления и делителя частоты, выход которого подключен к тактовому входу счетчика столбцов, выходы которого подключены к информационным входам дешифратора, пыходы группы и выход которого подключены соответственно к адресным входам первой группы знакогенератора и к тактовому счетчика строк, выходы которого подключены к адресным входам первой группы гериого блока постоянной памяти, адресные1 входы второй группы являются информационным входом устройства и соединены с входами первого элемента ИЛИ, выход которого подключен к информационному входу регистра команд, информационные входы группы и вход управления записью которого являются соответственно адресным входом и входом управления записью устройства, выходы первого блока постоянной памяти подключены к адресным входам второй группы знакогенератора, выходы первого м второго формирователей импульсов, знакогенератора, счетчиков строк и с толбцов подключены к информационным регистра авода данных, выходы регистра команд, регистра ввода данных, второго блока постоянной памяти соединены с информационными входами, выходами блока управления и с информационными входами регистра вывода и регистра адреса, входы управления выборкой регистра команд и регистра ввсда данных подключены соответственно к первому и второму выходам блока управления, гакговые входы ре- гистоа вывода данных и решстра адреса

подключены соответственно к третьему и четвертому выходам блока управления, первый и второй входы управления выборкой второго блока постоянной памяти соединены соответственно с пятым выходом блока управления и с тактовым входом регистра адреса, выходы которого соединены с адресными входами второго блока постоянной памяти, установочный вход регистра

вывода данных подключен к шестому выходу блока управления, установочные входы счетчиков строк и столбцов, делителя частоты и вход управления выборкой первого блока постоянной памяти подключены к

седьмому выходу блока управления, первый и второй управляющие входы которого являются соответственно строчным и кадровым синхровходами устройства.

второго элемента ИЛИ, второй и третий входы которого являются соответственно первым и вторым управляющими входами блока, а выход второго элемента ИЛИ является седьмым выходом блока, выход Чтение узла микропрограммного управления соединен с первыми входами первого, второго и третьего элементов И, выходы которых являются соответственно первым. вторым и пятым выходами блока, второй

вход первого элемента И соединен с первым входом элемента И-НЕ и с первым выходом выборки узла микропрограммного управления, второй выход выборки которого подключен к первому входу пятого элемента И

и к вторым входам второго элемента Л и элемента И-НЕ, выход которого соединен с вторыми входами третьего и четвертого элементов И, второй вход пятого элемента И подключен к выходу Запись узла микропрограммного управления, а выход является третьим выходом блока, первый вход четвертого элемента И подключен к выходу Обмен узла микропрограммного управления, а выход является четвертым выходом

блока, вход элемента задержки подключен к выходу третьего элемента И, а выход - к входу Ответ узла микропрограммного управления, тактовый вход которого является тактовым входом блока.

Адрес команды

фиг.1

I

Ф

в

I

нет

An

( Конец j