Усилитель с защитой от перегрузки Советский патент 1992 года по МПК H02H7/20 

1

(21)4901066/07 (22)09.01 91 (46)07.09.92. Бюл N«33

(71)Научно-исследовательский институт электротехники

(72)Л.Г. Галактионов, А.С, Сэлов. В.Г. Тео- дорович и В. К Портнов

(56)Патент ЧССР № 132479, кл. 21 а 18/01, 1969.

Авторское свидетельство СССР № 593281, кл Н О Н 7/20, 1978.

(54) УСИЛИТЕЛЬ С ЗАЩИТОЙ ОТ ПЕРЕГРУЗКИ

(57)Сущность изобретения, устройство содержит транзисторы 1. 2 разного типа проводимости, резисторы 3, 4, 5, пороговые

элементы. В случае перегрузки транзистор 6 открывается и одновременно отпирает транзистор 7, переводя его в режим насыщения. Коллектор-эмиттер насыщенного транзистора 7 оказывается включенным между эмиттером - базой транзистора 2 и последний запирается даже при работе транзистора 1 в активном режиме. В случае короткого замыкания происходит аналогично запирание транзистора 2, но при этом одновременно запирается транзистор 1 так как схема усилителя выполняется на таком транзисторе 1. у которого падение напряжения на переходе база-эмиттер больше, чем у транзистора 6, что удерживает его в закрытом состоянии при поступлении управляющего сигнала. 1 ил.

Изобретение относится к радиотехнике и может быть использовано в выходных усилителях, а также в усилителях мощности для обеспечения работоспособности схемы от воздействия перегрузки.

Целью изобретения является повышение надежности путем увеличения быстродействия запирания транзистора выходного каскада при воздействии перегрузки.

На чертеже представлена функциональная схема предлагаемого усилителя с защитой от перегрузки.

Усилитель содержит входной и выходной каскады, выполненные соответственно на.транэисторах 1 и 2 разного типа проводимости, включенных по схеме с общим эмиттером, резне.гор 3. одним концом подключенный к коллектору транзистора 1, а второй - к базе транзистора 2, резистор 4, одним концом подключенный к коллектору

(Л

С

транзистора 2, а другим - к эмиттеру транзистора 1, резистор 5, шунтирующий промежуток коллектор - эмиттер транзистора 2, первый и второй трехвыводные пороговые элементы 6 и 7 в виде транзисторов различного типа проводимости, причем первый пороговый элемент 6 в виде транзис.тора того типа проводимости, что и транзистор 1, первый вывод (база) которого подключена к базе транзистора 1, второй вывод (эмиттер) - к коллектору транзистора 2, а третий вывод (коллектор с резистором) - к перрому выводу (базе) второго порогового элемента 7 в виде транзистора типа проводим. н,ти. соответствующего транзистору 2, второй вывод (эмиттер) которого подключен к лмгдтеру транзистора 2, а третий вывод (кол-i тор) к базе транзистора 2.

Устройство работает следующие образом.

VJ

О

о ел ю

vj

При отсутствии управляющего сигнала на входе усилителя транзисторы 1, 2, 6 и 7 закрыты, так как потенциал, образующийся на выходе делителя напряжения на резисторах 4 и 5 является закрывающим для тран- зистора 6 и соответственно для транзистора 7 При подаче положительногоуправляюще- го сигнала на вход усилителя транзисторы 1 и 2 открываются и на резисторе 4 появляется импульс напряжения, который является также запрещающим для транзистора 6.

Таким образ&м, при отсутствии перегрузки или короткого замыкания в нагрузке транзистор б и соответственно транзистор 7 все время закрыты и не оказывают влия- ния на работу усилителя.

В случае перегрузки транзистор 6 открывается и одновременно отпирает транзистор 7, переводя его в режим насыщения. Коллектор-эмиттер насыщенного транзи- стора 7 оказывается включенным между эмиттером - базой транзистора 2 и последний запирается даже при работе транзистора 1 в активном режиме.

В случае короткого замыкания происхо- дит аналогично запирание транзистора 2, но при этом одновременно запирается транзистор 1, так как схема усилителя выполняется на таком транзисторе 1, у которого падение напряжения на переходе база - эмиттер больше чем у транзистора б, что удерживает его в закрытом состоянии при поступлении управляющего сигнала.

Формула изобретения Усилитель с защитой от перегрузки, содержащий входной и выходной каскады,выполненные на двух транзисторах разного типа проводимости, включенных по схеме с общим эмиттером, причем между силовыми выводами транзистора выходного каскада включен первый резистор, между коллектором транзистора выходного каскада и эмиттером транзистора входного каскада включен второй резистор, а между коллектором транзистора входного каскада и базой транзистора выходного каскада включен третий резистор, первый пороговый элемент, сигнальный вход которого подключен к коллектору транзистора выходного каскада, а опорный - к базе транзистора входного каскада, отличающийся тем, что, с целью повышения надежности путем увеличения быстродействия запирания транзистора выходного каскада при воздействии перегрузки, в него введен второй пороговый элемент, причем выход первого порогового элемента подключен к сигнальному входу второго порогового элемента, опорный вход и выход которого соответственно соединены с эмиттером и базой транзистора выходного каскада, при этом падение напряжения между сигнальным и опорным входами первого порогового элемента меньше, чем падение напряжения на переходе база - эмиттер транзистора входного каскада.