Цифровой усилитель мощности Советский патент 1992 года по МПК H03F3/20 

ч

Ј

Изобретение относится к усилительной технике и может быть использовано для усиления мощности сигналов с амплитудной и частотной модуляцией. В цифровом усилителе мощности за счет формирования корректирующего напряжения без применения регулируемого источника питания обеспечиваются высокие КПД и надежность. Канал коррекции выполнен на последовательно соединенных формирователе 13 импульсов, генераторе 14 линейно изменяющегося напряжения, компараторе 15, D-триггере 16 и дополнительном усилителе 17. Цепь обратной связи содержит последовательно соединенные аттенюатор 18, дополнительный амплитудный детектор 19, дополнительный вычитатель 20, дополнительный сумматор 21. Канал коррекции и цель обратной связи обеспечивают полное соответствие огибающих входного и выходного сигналов без по- терь мощности из-за отсутствия регулируемого источника питания. 1 ил.

VI VI

О О СО

Изобретение относится к усилительной технике и может быть использовано для усиления мощности сигналов с одновременной амплитудной и частотной модуляцией.

Цель изобретения - повышение КПД и надежности.

На чертеже представлена структурная схема цифрового усилителя мощности.

Цифровой усилитель мощности содержит амплитудный детектор 1, вычитатель 2, детектор 3 полярности, фэзоинвертор 4, цифроаналоговый преобразователь ЦАП 5, две пары ключевых усилителей б (6 и 6 ), сумматор 7, фильтр 8 нижних частот, нагрузку 9, две пары управляемых ключей 10 (10 и 10г), аналого-цифровой преобразователь АЦП 11, дешифратор 12, формирователь 13 импульсов, генератор 14, коммутатор 15, D- триггер 16, дополнительный усилитель 17, аттенюатор 18, дополнительный амплитудный детектор 19, дополнительный вычитатель 20, дополнительный сумматор 21, дополнительный ключевой усилитель 22.

Цифровой усилитель мощности работает следующим образом.

При малом уровне входного сигнала аналого-цифровой преобразователь 11 через дешифратор 12, через управляемые ключи 10 подключает ключевой усилитель 16 каждой пары к выходу фазоинвертора 4 и, таким образом, при данном состоянии аналого-цифрового преобразователя 11 ключевые усилители б/ и 6 каждой пары возбуждаются в противофазе и их выходные сигналы взаимно компенсируются в сумматоре 7. При этом усиление входного сигнала осуществляется дополнительным усилителем 16 и дополнительным ключевым усилителем 22, выходные сигналы которых поступают в сумматор 7 со сдвигом по фазе относительно друг друга на угол, соответствующий уровню огибающей входного сигнала.

При достижении входным сигналом первого уровня квантования аналого-цифрового преобразователя 11, дешифратор 12 подключает через управляемые ключи 10 и 10 одну из п пар ключевых усилителей 6 к выходу амплитудного ограничителя 3. При этом данная пара ключевых усилителей возбуждается синфазно. Выходное напряжение усилителя в этом случае определяется суммарной величиной выходного сигнала одной синфазно возбуждаемой пары ключевых усилителей 6 и выходными сигналами дополнительного усилителя 7 и дополни- 1 ельного ключевого усилителя 22 сдвинутых относительно друг друга на угол, обеспечивающий соответствие огибающей выходного сигнала уровню огибающей входного. По

мере увеличения входного сигнала к сумматору 7 подключаются различные сочетания пар ключевых усилителей 6, возбуждаемых синфазно, однако корректировка выходного

напряжения между уровнями квантования огибающей входного сигнала осуществляется изменением угла сдвига между выходными сигналами усилителей 17 и 22.

Входной сигнал дополнительного ключевого усилителя 22 поступает от детектора полярности 3, а входной сигнал дополнительного усилителя 17 поступает от тактируемого D-триггера 16 и формируется следующим образом. К выходу аналого-цифрового преобразователя 11 подключен циф- роаналоговый преобразователь 5, формирующий сигнал, являющийся ступенчатой аппроксимацией огибающей входного и аналогичный суммарному выходному

напряжению синфазно возбуждаемых пар ключевых усилителей 6.

На вход вычитателя 2 поступают сигналы с выхода цифроаналогового преобразователя 5 и амплитудного детектора 1, а

разностный сигнал с выхода вычитателя 2 поступает на вход дополнительного сумматора 21.

В случае отличия огибающей выходного напряжения цифрового усилителя мощности на нагрузке 9 от огибающей входного сигнала на второй вход дополнительного сумматора 21 подается корректирующее напряжение с выхода дополнительного вычитателя 20, сигналы на который поступают с

выхода амплитудного детектора 1 и по цепи последовательно включенных аттенюатора 18 и дополнительного амплитудного детектора 19. С выхода дополнительного сумматора 21 аналоговый сигнал поступает на

первый вход компаратора 15, на второй вход которого подается линейно изменяющееся напряжение, сформированное формирователем 13 импульсов по фронту и срезу и генератором 14 линейно изменяющегося напряжения, последовательно включенных к выходу детектора 3 полярности.

На выходе компаратора 15 формируют- ся импульсы, которые поступают на вход синхронизации тактируемого D-триггера 16 на информационный вход которого сигнал поступает с выхода детектора 3 полярности, что обеспечивает необходимый сдвиг по фа- зе выходного сигнала тактируемого D-триггера 16, поступающего на вход дополнительного усилителя 17.

Таким образом, введенная корректирующая цепь (13, 14, 15, 16, 17) и цепь обратной связи (18, 19, 20, 21) обеспечивают

повышение КПД и надежности цифрового усилителя.

Формула изобретения Цифровой усилитель мощности, содер- жащий последовательно соединенные змп- литудный детектор, вычитатель и последовательно соединенный детектор полярности, фазоинвертор, при этом входы амплитудного детектора и детектора поляр- ности объединены и являются входом цифрового усилителя мощности, а также цифроаналоговый преобразователь, выход которого соединен с вторым входом вычита- теля и п пар ключевых усилителей, выходы которых подключены к соответствующим входам сумматора, подключенного через фильтр нижних частот к нагрузке, при этом вход первого ключевого усилителя каждой пары соединен с выходом детектора 3 по- лярности и входами п пар управляемых клю- чей причем первый из каждой пары управляемых ключей включен между выходом детектора полярности и входом второго ключевого усилителя каждой из п пар клю- чевых усилителей, а второй - между выходом фазоинвертора и входом второго ключевого усилителя каждой из п пар ключевых усилителей, к выходу амплитудных

детектора подключены последовательно соединенные аналого-цифровой преобразователь и дешифратор, выходы которого подключены к управляющим входам управляемых ключей соответственно, отличающийся тем, что, с целью повышения КПД и надежности, между выходом детектора полярности и дополнительным входом сумматора введены последовательно соединенные формирователь импульсов, генератор, компаратор, D-триггер, дополнительный усилитель, между выходом фильтра нижних частот и вторым входом компаратора введены последовательно соединенные аттенюатор, дополнительный амплитудный детектор, дополнительный вычитатель, дополнительный сумматор, а между выходом детектора полярности и соответствующим входом сумматора введен дополнительный ключевой усилитель, при этом выходы аналого-цифрового преобразователя подключены к входам цифроаналогового преобразователя соответственно, выход амплитудного детектора подключен к второму входу дополнительного вычитателя, выход вычитателя соединен с другим входом дополнительного сумматора, а сигнальный вход D-триггера соединен с выходом детектора полярности.