Известные динамические триггеры на транзисторах, содержащие запоминающую емкость с цепями управления и обратной связи и усилитель-формирователь импульсов, позволяют получить парафазный выход лищь объединением двух триггеров, что делает подобные устройства громоздкими и приводит к дополнительным задержкам выходных импульсов.
Предлагается триггер, в котором для повышения быстродействия и получения парафазного выхода усилитель-формирователь выполнен по схеме переключения тока на трех транзисторах, база одного из них соединена с запоминающей емкостью, база второго подключена к источнику постоянного напряжения, а база третьего подсоединена к источнику импульсов синхронизации, причем выходами состояний «О и «1 служат вторичные обмотки трансформаторов, включенные в коллекторные цепи первого и второго транзисторов.
На чертеже -изображен описываемый триггер.
Ои выполнен на переключателе тока, образованном транзисторами Г Го и Гз и сопротивлением /,. Запоминающая емкость С, к которой подключены диоды Д сброса. Да установки, Дз обратной связи и сопротивление Rg смещения, соединена с базой транзистора Tj. В коллекторную цепь этого транзистора
включен трансформатор Тр с обмотками Wi и Wz, импульсы с выхода которого соответствуют состоянию «О триггера. База транзистора Г-2, в коллекторную цень которого включен трансформатор Тр для снятия импульсов при состоянии триггера в иоложении «1, присоединена к уровню постоянного напряжения (в данном случае-- к нулевому уровню). База транзистора Г соединена с нсточииком синхронизирующих импульсов.
В состоянии, соответствующем «О, потенциал базы транзистора /i задается потенциалом отсечки диода Дз, подключенному к источнику - „ напряження через сопротивление RO. Во время отсутствия синхронизирующих имнульсов потенциал базы транзистора Гз устанавливается ниже такового транзистора TI, поэтому весь ток, задаваемый источником + , наиряжения и сопротивлением /,, течет в коллекторную цепь транзистора Гз. В соответствии с этим транзисторы TI и TZ закрыты. При поступлении положительного синхронизирующего импульса в базу
транзистора Гз последний закроется, и весь ток переключателя потечет в коллекторную цепь транзистора Tj. Транзистор Го будет закрыт, так как потенциал его эмиттера ие станет выше нулевого уровня. Таким образом, с
Импульса на вторичной обмотке Wt трансформатора Tpi будет появляться импульс, соответствующий нулевому состоянию триггера.
В случае, если запоминающая емкость С окажется заряженной до некоторого положительного потенциала импульсом, поступающим на нее через диод До, в моменты прихода синхронизирующих импульсов выходные импульсь возникнут уже на трансформаторе Тр-2, что соответствует состоянию «1 триггера. При этом сигналом с обмотки Wg трансформатора Тр2. запоминающая емкость будет подзаряжаться до исходного положительного уровня.
Так как транзистор Ti в состоянии «1 триггера всегда закрыт, необходимое значение емкости С очень мало, что позволяет быстро заряжать и разряжать ее сигналами установки и сброса. Ненасыщенный режим работы всех транзисторов также создает возможность для
высокого быстродействия динамического триггера.
Предмет изобретения
Динамический триггер на транзисторах, содержащий запоминающую емкость с цепями управления и обратной связи и усилительформирователь импульсов, отличающийся тем, что, с целью повыщения быстродействия и получения парафазного выхода, усилитель-формирователь выполнен по схеме переключения тока на трех транзисторах, база одного из них соединена с запоминающей емкостью, база второго подключена к источнику постоянного
напряжения, а база третьего подсоединена к источнику импульсов синхронизации, причем выходами состояний «О и «1 служат вторичные обмотки трансформаторов, включенные в коллекторные цепи первого и второго транзисторов.
