Делитель частоты Советский патент 1992 года по МПК H03K23/66 

о о Ш1 Шд mf то

(Л

С

юА

XI 00

о

со Ю га

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении делителей и умножителей частоты.

Известен делитель частоты с произвольным коэффициентом деления, содержащий счетные триггеры, каждый из которых состоит из шести элементов И-НЕ, и два элемента ИЛИ-И-НЕ 1.

Наиболее близким техническим решением к предлагаемому является делитель частоты с произвольным коэффициентом деления, содержащий счетные триггеры, каждый из которых состоит из семи элементов И-НЕ, и два элемента И-НЕ 2.

Достоинством известных устройств является высокое быстродействие и надежность, обеспечиваемые работой по реальным задержкам элементов благодаря индикации моментов окончания переходных процессов, а недостатком сравнительно узкие функциональные возможности; коэффициент деления частоты в известных устройствах- произвольное целое число не меньше единицы.

Цель изобретения - расширение функциональных возможностей делителя частоты за счет обеспечения произвольного рационального (дробного) коэффициента деления, в том числе и меньшего единицы.

Введение восьмых элементов И-HiE и элементов ИЛИ-НЕ в каждый счетный триггер и третьего элемента И-НЕ и инвертора в состав делителя позволяет в зависимости от кода настройки, поданного на пары шин управления коэффициентом деления, снимать с выхода инвертора произвольное число п импульсов в ответ на ш импульсов, поданных на счетный вход делителя, где, и , а р-разрядность (число счетных триггеров) делителя, то есть обеспечивает произвольный рациональный коэффициент k деления частоты, где 1/2P k 2P.

Сказанное подтверждает существенность отличий предложенного технического решения.

На фиг.1 представлена структурная электрическая схема трехразрядного делителя частоты; на фиг.2 - временные диаграммы, поясняющие его работу.

Устройство содержит счетные триггеры 1-3, каждый из которых состоит из элементов И-НЕ 4-11 и ИЛИ-НЕ 12, элементы И-НЕ 13-15 и инвертор 16, счетный вход 17, выход 18 индикации моментов окончания переходных процессов, выход. 19 делителя.

В каждом счетном триггере 1-3 выходы элементов 4 и 5 соединены с первыми входами элементов 5-7, 10. 11 и 4. 8, 9, их

вторые входы объединены и образуют счетный вход этого счетного триггера, причем счетный вход счетного триггера 1 соединен с выходом элемента 15, а счетные входы

счетных триггеров 2 и 3 - с выходами элементов 8 счетных триггеров 1 и 2 соответственно, третьи входы элементов 4 и 5 каждого счетного триггера 1-3 соединены с выходами его элементов 6 и 8, а четвертый

0 и пятый входы элемента 4 - с выходами его элементов 10 и 11 соответственно, вторые входы элементов 7 и 8 соединены с выходом его элемента 9, а вторые входы элементов 6, 9, 10, 11 - с выходом его элемента 7. Счетный вход 17 делителя соединен с первым входом элемента 15, второй вход которого соединен с выходом инвертора 16, а остальные входы с выходами элементов 11 счетных триггеров 1-3, выходы элементов 10

0 которых соединены с входами элемента 13, выход которого соединен с входом инвертора 16. Выход 18 индикации окончания переходных процессов делителя соединен с выходом элемента 14, входы которого соединены с выходами элементов 6 счетных триггеров 1-3 и элемента 8 счетного триггера 3.

Шины 19.0, 19.1; 20,0, 20.1 и 21.0, 21.1 управления коэффициентом деления соединены соответственно с третьими входами элементов 10 и 6 и первым и вторым входами элемента 12 счетных триггеров 1-3. в каждом из которых выход элемента 13 соединен с третьим входом элемента 11.

5Делитель частоты работает следующим

образом.

Для установки коэффициента деления на,каждой из пар шин 19.0, 19.1, 20.0, 20.1 и 21.0, 21.1 могут быть установлень наборы

0 значений 00, 10 и 01, а набор значений 11 запрещен. Пусть например, на шинах 19.0, 20.0 и 21.0 установлен код 100, а на шинах 19.1, 20.1 и 21.1 код 010.

В исходном состоянии на счетном входе

5 17 имеется О и пусть исходно счетные триггеры 1-3 обнулены, то есть на выходах их элементов 5-8, 10, 11, имеется 1, а на выходах элементов 4 и 9 О, при этом на выходах элементов 13 и 14 (то есть выходе

0 18) имеется О, а на выходе инвертора 16 1.

При О на выходе 18 на счетный вход 17 может быть подана 1, в результате чего на выходе элемента 15 появится О, который

5 вызовет переключение счетного триггера 1, на выходах элементов 4 и 5 которого появится 1, а на выходе элемента 10 О. Последнее вызовет переключение элемента 13, на выходе которого появится 1. а затем инвертора 16, выходной сигнал делителя с вы. хода которого станет О. Переключение инвертора 16 вызовет срабатывание элемента 15, на выходе которого появится 1, а затем и счетного триггера 1, на выходе элементов

4,6, 8-11 которого будет 1, а на выходе элементов 5, 7 О. Далее вновь переключится элемент 13 (на его выходе появится О), инвертор 16 (выходной сигнал делителя с его выхода станет 1) и элемент 15, на выходе которого сновапоявится О. Последнее вызовет переключение счетного триггера 1, на выходах элементов 4 и 5 которого появится 1, а на выходе которого снова явится О. Последнее вызовет переключение счетного триггера 1, на выходах элементов 4 и 5 которого появится 1, а на выходе элемента 8 О, и счетного триггера

2,на выходе элементов 4 и 5 которого также появится 1, а на выходе элемента 6 О, в результате чего сработает элемент 14 и на выходе 18 делителя появится 1.

При 1 на выходе 18 на счетный вход 17 может быть подан О, в результате чего на выходе элемента 15 появится 1, переключится счетный триггер 1, на выходах элементов 5-8, 10, 11 которого будет 1, а на выходах элементов 4, 9 О, затем счетный триггер 2, на выходах элементов 4, 6, 8-11 которого будет 1, а на выходах элементов

5,7 О, и маконец,,элемент 14, на выходе которого, то есть выходе 18 будет О.

При О на выходе 18 на счетный вход 17 может быть подана 1, что вызовет появление О, на выходе элемента 15 и переключение счетного триггера 1, на выходах элементов 4 и 5 которого будут 1, а на выходе элемента 10 О. Последнее вызовет срабатывание элемента 13 (на его выходе появится 1) и инвертора 16 (выходной сигнал делителя с его выхода станет О), после чего переключится элемент 15, на выходе которого появится 1, а затем счетный триггер 1, на выходах элементов 4, 6, 8-11 которого будет 1, а на выходах элементов 5, 7 О. В результате переключится элемент 13 (на его выходе появится О), инверт- р 16 (выходной сигнал на его выходе станет 1), затем элемент 15, на выходе которого появится О, и счетный триггер 1, на выходах элементов 4 и 5 которого будут 1, а на выходе элемента 8 О, что вызовет переключение счетного триггера 2, на выходах элементов 4 и 5 которого будут 1, а на выходе элемента 8 О, и счетного триггера

3,на выходах элементов 4 и 5 которого будут 1, а на выходе элемента 11 О. Последнее приведет к появлению 1 на выходе элемента 15, что вызовет переключение счетных триггеров 1 и 2, на выходах элементов 5-8, 10, 11 которых будет 1, а на выходах

элементов 4, 9 О, и счетного триггера 3, па выходах элементов 4, 6, 8-11 которого будут 1, а на выходах элементов 5, 7 О. В результате на выходе элемента 15 появится О, что повлечет переключение триггера 1, на выходах элементов 4 и 5 которого появится 1, а на выходе элемента 10 О. Эго приведет к переключению элемента 13 (на его выходе будет 1), инвертора 16 (выходной сигнал делителя с выхода которого станет О), что вызовет появление 1 на выходе элемента 15 и срабатывание счетного триггера 1, на выходах элементов 4, 6, 8-11 которого будут 1, а на выходах элементов 5, 7 О. После этого переключится элемент 13 (на его выходе будет О), инвертор 16 (выходной сигнал делителя с его выхода станет 1) и элемент 15, на выходе которого появится О, что вызовет пере0 ключение счетного триггера 1, на выходах

элементов 4, 5 которого появится 1, а на

выходе элемента 3 О, и триггера 2, на вы. ходе элементов 4 и 5 которого появится 1,

а на выходе элемента 6 О, в результате чего

5 сработает элемент 14 и на выходе 18 появится 1.

При 1 на выходе 18 на счетном входе 17 может быть восстановлен О, в результате чего на выходе элемента 15 появится 1,

0 переключится счетный триггер 1, на выходах элементов 5-8, 10, 11 которого будут 1, а на выходах элементов 4, 9 О, счетный триггер 2, на выходах элементов 4, 6, 8-11 которого будут 1, а на выходзх элементов

5 5, 7 О, и элемент 14, что приведет к появлению О на выходе 18,

При О на выходе 18 на счетном входе 17 может быть установлена 1, что приведет к переключению счетного триггера 1, на

0 выходах злементоо 4 и 5 которого будут 1, а на выходе элемента 10 О, который вызовет срабатывание элемента 13 (на его выходе будет 1), инвертора 16 (выходной сигнал делителя с его выхода станет О) и

5 элемента 15, на выходе которого появится 1. Последнее вызовет новое переключение счетного триггера 1, на выходах элементов 4, 6, 8-11 которого будут 1, а на выходах элементов 5 и 7 О, элемента 13 (на

0 его выходе будет О), инвертора 16 (выходной сигнал делителя с его выхода станет 1) и элемента 15, на выходе которого снова появится О. В результате переключатся счетные триггеры 1-3, на выходах элементов

5 4 и 5 которых будут 1, а на выходе элемента 8 О, а затем элемент 14 и на выходе 18 появится 1,

При 1 на выходе 18 на счетном входе 17 может быть установлен О, что вызовет переключение элемента 15, на выходе котоporo появится 1, триггеров счетных 1-3, на выходах элементов 5-8, 10, 11 которых будут 1, а на выходах элементов 4, 9 О, и элемента 14, что приведет к появлению О на выходе 18. В результате устройство возвратится в исходное состояние, то есть отработает полный цикл. При этом за полный цикл работы делителя было подано три пары изменений сигнала (три импульса) на счетном входе 17, что вызвало четыре пары изменений сигнала (четыре импульса) на выходе его инвертора 16, то есть установленный на управляющих шинах 19.0,19.1-21.0,21.1 код задает коэффициент деления - дробно-рациональТчый коэффициент деления частоты, что невозможно осуществить в известных делителях частоты.

Сказанное иллюстрируется временной диаграммой работы делителя фиг.2, на которой, для краткости, состояния счетных триггеров 1, 2 и 3 характеризуются значениями сигналов на выходах их элементов 8 и 10, 6 и 11 соответственно, причем для простоты задержки элементов и счетных триггеров делителя приняты равными.

Устанавливая различные комбинации значений на управляющих щинах 19.0,19.121.0, 21,1 можно изменять коэффициент деления от 7 до 1/7 для трехразрядного делителя или от до 1 для р-разрядного делителя, тогда как в известном делителе 1 йустройстве 2 диапазон изменения коэффициента деления от до 1.

Таким образом, рассматриваемое техническое решение расширяет диапазон изменения коэффициента деления частоты, а следовательно,И функциональные возможности делителя частоты по сравнению с устройством 2.

Формула изобретения

Делитель частоты, содержащий счетные триггеры, каждый из которых состоит из семи элементов И-НЕ, и два элемента И-НЕ, причем в каждом счетном триггере выходы его первого и второго элементов И-НЕ соединены соответственно с г ервыми входами второго, третьего, четвертого, седьмого и первого, пятого, шестого элементов И-НЕ, а их вторые входы - со счетным входом триггера, их третьи входы - с выходами третьего

и пятого элементов И-НЕ соответственно, вторые входы которых соединены соответственно с выходами шестого и седьмого и вторыми входами седьмого и шестого элементов И-НЕ, четвертый вход первого элемента И-НЕ соединен с выходом седьмого элемента И-НЕ, второй вход которого соединен с выходом четвертого элемента И-НЕ, а третьи входы третьего и седьмого элементов И-НЕ соединены с соответствующей парой шин управления коэффициентом деления, при этом счетный вход каждого счетного триггера, кроме первого, соединен с выходом пятого элемента И-НЕ предыдущего счетного триггера, выходы седьмых элементов И-НЕ всех счетных триггеров соединены с соответствующими входами первого элемента И-НЕ делителя, а соответствующие входы второго элемента

И-НЕ которого соединены с выходами третьих элементов И-НЕ всех счетных триггеров и пятого элемента И-НЕ последнего счетного триггера, а выход - с выходом индикации моментов окончания переходных

процессов делителя, отличающийся тем, что, с целью расширения функциональных возможностей делителя путем обеспечения произвольного рационального коэффициента деления, в том числе и меньшего единицы, в делитель введены третий элемент И-НЕ и инвертор, а в каждый счетный триггер - восьмой элемент И-НЕ и элемент ИЛИ-НЕ, входы которого соединены с соответствующей парой щин управления

коэффициентом деления, а выход - с первым входом восьмого элемента И-НЕ, второй и третий входы которого соединены соответственно с выходами первого и четвертого элементов И-НЕ, а выход - с пятым

входом первого элемента И-НЕ, при этом выходы восьмых элементов 1/1-НЕ всех счетных триггеров соединены с соответствующими входами третьего элемента И-НЕ делителя, выход которого соединен со счетным входом первого счетного триггера, а остальные входы - со счетным входом делителя и выходом его инвертора соответственно, вход которого соединен с выходом первого элемента И-НЕ делителя, а выход

инвертора является выходом делителя.

17 К///// /) P

p777

1 n I1 n I-in I1

.

Л IX////УХ/I p

Применение: изобретение относится к автоматике и вычислительной технике и может быть использована при построении делителей и умножителей частоты. Сущность изобретения; устройство содержит счетные триггеры 1-3, каждый из которых состоит из элементов И-НЕ 4-11 и ИЛИ-НЕ 12, а также элементы И-НЕ 13-15 и инвертор 16, счетный вход 17, выход 18 индикации моментов окончания переходных процессов и выход 19 делителя с соответствующими связями. 2 ил.

Til

8

8,

//

JL

JL

$иг. 2