Устройство циклического приоритета Советский патент 1993 года по МПК G06F9/46 

: Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах и является усо- ве( шенстврванием изобретения по авт. св. № 1126960.

Целью изобретения является расширений области применения за счет обеспече- ния возможности устанавливать дополнительный режим обслуживания запросов.

Схема устройства приведена на чертеже. .-.. . Устройство содержит регистры 1, 2, rpyhny 3 элементов И, элементы ИЛИ 4-6, элемент 7 запрета, кольцевой сдвигающий регистр а, триггеры 9-11, элементы и 12-14, элемент 15 задержки, тактовый вход 16, вхсд начальной установки 17, сбросовый вход 18, входы установки режимов 19, за- входы 20, выходы 21.

Устройство работает следующим обра301.

При включении питания, импульсом с вхбда 17 регистры 1 и 2 обнуляются, триггер 9 устанавливается в единичное состояние.

один из разрядов 8 устанавливается в единичное состояние, а остальные - в нулевое. В зависимости от выбранного режима работы устройства (обслуживание с ожиданием завершения либо режим квантования времени) триггер 10 по входам 19 устанавливается в нулевое либо единичное состояние.

После этого на вход 16 начинают поступать тактовые импульсы. Они проходят через открытый нулевым уровнем с выхода- элемента ИЛИ 4 элемент 7 запрета и осуществляют сдвиг единицы в регистре 8 по кольцу. Запросы от абонентов поступают на входы 20 и записываются в соответствующие разряды регистра 1, Если в данный момент присутствуют единицы в разрядах регистров 1 и 8, то на выходе соответствующего элемента И 3 появляется единичный уровень, в результате чего разряд регистра 2 устанавливается в единичное состояние и появляется сигнал на выходе 21, разрешающий установление связи абонента с обслуживающим устройством (общим ресурсом). Кроме того, появляется единичный уровень на выходе элемента ИЛИ А, вследствие чего

со

с

00

о

К) Сл

о

ю

закрывается элемент 7 запрета (при этом сдвиг содержимого регистра 8 временно прекращается), а триггер 9 устанавливается в нулевое состояние, блокируя запись потенциалов с выходов элементов И 3 в регистр 2. Единичный уровень с выхода разряда регистра 2 обнуляет соответствующий разряд регистра 1. В результате этого единичный потенциал с выхода элемента И 3, а следовательно, и с выхода элемента ИЛИ 4 снимается, вследствие чего вновь начинается сдвиг единицы в регистре 8. По средством этого осуществляется поиск следующего запроса на обслуживание.

Пусть установлен режим обслуживания с ожиданием завершения. Тогда после появления высокого уровня на выходе регистра 2 сработает элемент ИЛИ 6, с выхода которого высокий уровень подается на закрытый триггером 10 элемент И 12. Если в процессе последующего поиска запросов в разряде регистра 1 найден запрос, то появляется единичный потенциал на выходе соответствующего элемента И 3, в результате чего закрывается элемент 7 запрета и подтверждается нулевое состояние триггера 9. Содержимое регистра 2 не изменяется, так как запись в него заблокирована. Устройство переводится в состояние ожидания окончания обслуживания очередного запроса. Если следующий запрос во время обслуживания очередного запроса не найден, то устройство в состояние ожидания не переводится и осуществляется циклический сдвиг единицы в регистре 8 для обнаружения запроса.

Пусть установлен режим квантования времени. Тогда после появления высокого уровня на выходе регистра 2 сработает элемент ИЛИ 6, с выхода которого высокий уровень подается на открытый триггером 10 элемент И 12, Потенциал с выхода элемента И 12 устанавливает триггер 11 в единичное состояние, а также поступает на вход элемента 15 задержки который фиксирует отведенный на обслуживание запросов квант времени. По истечении заданного интервала времени сработает элемент 15 задержки, с выхода.которого сигнал проходит через элемент И 13, ИЛИ 5 и устанавливает триггер 9 в единичное обнуление. Если при этом очередной запрос ненайден, то происходит обнуление содержимого регистра 2. Если очередной запрос к этому моменту найден и устройство было переведено в состояние ожидания, то соответствующий разряд регистра 2 обнуляется, а относящийся к найденному очередному запросу разряд регистра 2 установится в единичное состояние.

После окончания обслуживания очередного запроса на вход 18 подается импульс, который проходит через элемент ИЛИ 5 и производит описанные выше действия. Если при этом триггер 11 находился в единичном состоянии (интервал времени, заданный элемент 15 задержки не истек), то с работает элемент И 14, что приводит к установке триггера 11 в нулевое состояние.

0 Это необходимо для того, чтобы предотвратить прохождение импульса с выхода элемента 15 задержки на вход элемента ИЛИ 5. В дальнейшем устройство работает аналогично.

5 Таким образом, предложенное устройство имеет более широкую область применения, так как оно позволяет реализовать не только режим обслуживания с ожиданием его завершения, но и режим квантования

0 времени. В случае наличия во входном потоке заявок, существенно различающихся длительностями обслуживания, обеспечиваемый устройством режим квантования времени позволяет повысить быстродейст5 вне обслуживания заявок с малым временем обслуживания.

Формула изобретения Устройство циклического приоритета по авт. св. № 1126960, отличающееся тем,

0 что, с целью повышения быстродействия обслуживания заявок с малым временем обслуживанияпутем введения дополнительного режима обслуживания запросов, в него введены второй и третий эле5 менты ИЛИ, с первого по третий элементы И, элемент задержки, второй и третий триггеры, причем выходы разрядов первого регистра соединены с входами второго элемента ИЛИ, выход которого соединен с

0 первым входом первого элемента И, выход которого соединен с единичным входом второго триггера и входом элемента задержки, выход которого соединен с первым входом второго элемента И, выход которого соеди5 нен с первым входом третьего элемента ИЛИ, выход которого соединен с единичным входом первого триггера, входы установки режима обслуживания запросов с ожиданием и режима с учетом времени об0 служивания запросов соединены соответственно с нулевым и единичным входами третьего триггера, единичный выход которого соединен с вторым входом первого элемента И , сбросовый вход устройства

5 соединен с вторым входом третьего элемента ИЛИ и с первым входом третьего элемента И, выход которого соединен с нулевым входом второго триггера, единичный выход которого соединен с вторыми входами второго и третьего элементов И.