Предоконечный каскад блока управления мощным переключательным транзистором Советский патент 1993 года по МПК H02M1/08 H03K17/60 

зистора 15 через четвертый дополнительный резистор 31 соединен с первой шиной питания. Катод второго дополнительного диода 27 соединен с коллектором дополнительного транзистора 15, а анод со вторым входом операционного усилителя 18. Между базой и эмиттером каждого из дополнительных транзисторов 15 и 16 подключены резисторы тепловой утечки 20 и 21 соответственно.

Рассмотрим работу устройства при отсутствии перегрузок и коротких замыканий в цепи внешней нагрузки, в нормальных условиях.

На схему предоконечного каскада по отношению к эмиттеру мощного переключательного транзистора 1 подается два низковольтных напряжения питания +Е и -Е. В режиме ожидания все транзисторы схемы, кроме второго транзистора 3, закрыты. На базе мощного переключательного транзистора 1 поддерживается отрицательное запирающее напряжение вследствие действия эмиттерного повторителя, выполненного на втором транзисторе 3. Ток, потребляемый по цепям питания, в этом режиме равен тепловым токам утечки транзисторов схемы. При поступлении входного отрицательного импульса открывается третий транзистор 10. Второй и третий диоды 13 и 34 обеспечивают ненасыщенный режим открытого третьего транзистора 10.Ток коллектора третьего транзистора 10 через пятый резистор 8 и первый транзистор 2 попадает в базу мощного переключательного транзистора 1, что приводит к его открыванию. Появляется ток в цепи коллектора мощного переключательного транзистора 1 и в цепи внешней нагрузки. Первый диод 12 обеспечивает ненасыщенный режим мощного переключательного транзистора 1. Транзистор 3 во время действия входного импульса оказывается закрытым, так как к его переходу эмиттер-база приложено закрывающее напряжение. Передний фронт входного импульса пройдя через конденсатор 14 и седьмой резистор 32, прикладывается в виде кратковременного всплеска отрицательной полярности к базе четвертого транзистора 11, При окончании входного импульса выключается сначала третий транзистор 10, а затем первый транзистор 2 и мощный переключательный транзистор 1, Задний фронт входного импульса, пройдя через конденсатор 14 и седьмой резистор 32, вызывает кратковременное открывание четвертого транзистора 11. Вследствие этого в рассматриваемый момент времени происходит форсированное, ускоренное выключение первого и третьего

транзисторов 2 и мощного переключательного транзистора 1,

На переднем фронте входного импульса благодаря действию второго дополнитель- 5 ного конденсатора 24 кратковременно открывается дополнительный транзистор 15. На его коллекторе формируется кратковременный отрицательный импульс с длительностью порядка 0,1-0,2 микросекунды,

0 который как выключающий воздействует на операционный усилитель 18.

Соотношение резисторов входящих в делители 25 и 26 выбирается таким образом, чтобы при импульсах с малой амплитудой

5 поступающих с датчика тока 27 напряжение на выходе операционного усилителя 1.8 оставалось на высоком уровне. При этом дополнительный транзистор 20 оказывается в закрытом состоянии и не влияет на работу

0 устройства.

Рассмотрим работу устройства в аварийной ситуации, при перегрузке или коротком замыкании в цепи внешней нагрузки, возникающих в процессе воздействия иони5 зиругащих излучений ядерного взрыва.

В этом случае амплитуда импульса напряжения возникающего на датчике тока 27 оказывается достаточной для переключения уровня напряжения на выходе операцион0 ного усилителя 18. Этот уровень оказывается близким к уровню второй шины питания, поскольку выводы питания операционного усилителя подключены к первой и второй шинам питания устройства. Это приводит к

5 открыванию дополнительного транзистора 16, и следовательно, к выключению третьего и четвертого транзисторов 6, 2, и мощного переключательного транзистора 1. При этом пропадает и сигнал поступающий от

0 датчика тока 27. Однако вследствии действия эффекта запоминания в операционном усилителе 18 и запоминания уровня напряжения на первом дополнительном конденсаторе 24, дополнительный транзистор 16

5 удерживается в открытом состоянии до начала следующего входного импульса, Эф- фект запоминания в операционном усилителе достигается за счет гистерезиса, который получается за счет положительной

0 обратной связи, которая обеспечивается первым дополнительным резистором 28. В момент появления следующего входного импульса кратковременно открывается дополнительный транзистор 15 и через второй

5 дополнительный диод 27 производит сброс операционного усилителя 18.

Если в рассматриваемый момент времени сохраняется состояние короткого замыкания в цепи внешней нагрузки, то появление импульса большой амплитуды на

датчике тока 27 приводит к выключению мощного переключательного транзистора 1, сжатию выходных импульсов и дальнейшему повторению описанных процессов.

После устранения перегрузки или короткого замыкания в цепи внешней нагрузки или же после окончания импульсного спецвоздействия происходит автоматическое самовосстановление работоспособности устройства.

При перегрузке или коротком замыкании происходит сжатие по длительности импульсов на выходе, за счет чего обеспечивается глубокий сброс тока потребляемого от источника питания. .Формула изобретения

Предоконечный каскад блока управления мощным переключательным транзистором по авт. св. № 970588, о т л и ч а ю щ и й- с я тем, что, с целью повышения надежности при работе в процессе и после воздействия ионизирующих излучений ядерного взрыва, введены операционный усилитель, дополнительный транзистор n-p-n-типа, дополнительный транзистор p-n-p-типа, первый и второй дополнительные диоды, датчик тока, два дополнительных конденсатора, два ре- зистивных делителя, четыре дополнительных резистора и два резистора тепловой уточки, при этом датчик тока включен между эмиттером мощного переключательного транзистора и общей шиной, первый рези- стивный делитель включен крайними выводами между первой шиной питания и общей шиной, второй резистивный делитель включен крайними выводами между первой шиной питания и эмиттером мощного переключательного транзистора, средний вывод первого резистивного делителя соединен с

первым входом операционного усилителя, средний вывод второго резистивного делителя соединен с вторым входом операционного усилителя, выход операционного усилителя через первый исполнительный

резистор соединен с его первым входом и с катодом первого дополнительного введенного диода, анод которого через последова1 тельно включенные дополнительные второй резистор и первый конденсатор соединены

с общей шиной, анод первого дополнительного диода через третий дополнительный резистор соединен с базой дополнительного транзистора p-n-p-типа, эмиттер которого соединен с первой шиной питания, а коллектор подключен к базе третьего транзистора, база дополнительного транзистора п-р-п- типа через второй дополнительный конденсатор соединена с эмиттерами первого и второго транзисторов, эмиттер дополнительного транзистора n-p-n-тИпа соединен с второй шиной питания, а коллектор соединен с катодом второго дополнительного диода и через четвертый дополнительный резистор соединен с первой шиной питания, анод второго дополнительного диода подключен к второму входу операционного усилителя, при этом между базой и эмиттерами каждого из дополнительных транзисторов подключен соответствующий

резистор утечки.