Устройство для приема дискретных сигналов Советский патент 1993 года по МПК H01L27/14 

(Л

С

Устройство содержит: 1 ограничитель

00

го

00

Ј о

Изобретение относится к радиотехнике,

Цель изобретения -- обеспечение приема сигналов, передаваемых с использованием чястной манипуляцией с минимальными отвесом.

На фиг.1 изображение структурная электрическая схема предложенного устройства; на фиг.2 - схема арматура формы сигнала.

Устройство содержит ограничитель 1, аналого-цифровой преобразователь (АЦП) 2, блок 3 вычисления арматуры, первый фа- зорасширитель 4, первый решающий блок

5,третий управляемый ключ 6, выделитель 7 фронтов и срезов, регистр 8, четвертый управляемый ключ 9, выделитель 10 фронтов, второй фазорасщепитель 11, второй решающий блок 12, RS-триггер 13. первый управляемый ключ 14, Т-триггер 15, второй управляемый ключ 16, инвертор 17, второй формирователь 18 импульсов, первый формирователь 19 импульсов, делитель 20 частоты, элемент И 21, элемент ИЛИ 22, генератор 23 тактовых импульсов, анализатор 24 формы сигнала. Анализатор 24 содержит выпрямитель 25, электронный ключ 2G, пороговый блок 27, счетчики 28, 29.

Устройство работает следующим образом.

Принимаемые сигналы поступают одновременно на входы ограничители 1, АЦП 2 и диализатора 24, на выходе которого в зависимости от формы входного сигнала уста- навлипаотся высокий уровень единицы или низкий уровень нуля. Этот уровень поступает на управляющие входы всех четырех управляемых ключей 6, 9. 14, 16. Если на пход заявляемого устройства поступает дискретный сигнал то на выходе анализатора 24 устанавливается уровень единицы, который воздействует на четыре управляемых ключа

6,9, 14. 16.

Если же на вход заявляемого устройства поступает сигнал с использованием частотной модуляции с минимальным сдвигом, то на выходе анализатора 24 устанавливается уровень нуля, который воздействует на четыре управляемых ключа 6, 9, 14 и 16 таким образом, что ко входам RS-триггера 13 подключается выходы решающего блока 5, а к формирователям 18 и 19 место выходов фазовращателя 11 подключаются соответственно выходы решающего блока 12. 8 результате такого изменения конфигурации подстройка фазы импульсов на выходе делителя 20 осуществляется по описанному выше механизму, но под действием сигналов с выходов решающего блока 12. На его входы поступает очередная выборка из

входного сигнала с выхода АЦП 2 и задержанная на длительность посылки Т выборки из сигнала с выхода регистра 8. На соответствующий вход решающего блока 12 поступает значение амплитуды сигнала с выхода блока 3. Подстройка фазы происходит по знаку выборки, попадающей на колебания удвоенной частоты, с учетом знака задержанной в регистре 8 выборки. Если эта выборка попадает примерно на середину колебания удвоенной частоты, то она по модулю значительно меньше амплитуды сигнала частотной манипуляции с минимальным сдвигом. Этот фактор является признаком

5 того, что знак данной выборки можно использовать для подстройки фазы импульсов с выхода Т-триггера 15. При этом, если предыдущая выборка по модулю велика и близка к амплитуде, тогда при одинаковых знаках

0 очередной и предыдущей выборке формируется импульс добавления. При разных знаках очередной и предыдущей выборок формируется импульс исключения. В других случаях когда обе выборки по модулю вели5 ки или обе малы, импульсы добавления и исключения не формируются. Таким образом обеспечивается фазирование импульсов управления моментами выборки из входного сигнала, поступающими на управ0 ляющие входы АЦП 2 и регистра 8 с выхода выделителя 10. Формирование выходного сигнала осуществляется с помощью решающего блока 5. На фиг. его -вход поступает выборка с выхода АЦП 2, а на другой вход 5 значение амплитуды сигнала с выхода блока 3. Если выборка по модулю близка к амплитуде сигнала, то, в зависимости от ее знака формируется импульс на одном из двух выходов решающего блока 5. При положитель0 ной выборке этот импульс с одного выхода решающего блока 5 через управляемый ключ 6 поступает на S-вход RS-триггера 13 и устанавливает его в единицу. При отрицательной выборке импульс появляется на

5 другом выходе решающего блока 5 и через управляемый ключ 9 поступает на R-вход RS-триггера 13 и устанавливает его в нуль,

Если выборка из сигнала по модулю го0 раздо меньше амплитуды сигнала, в этом Случае импульсы на выходах решающего блока 5 отсутствуют, поэтому RS-триггер 13 не изменяет своего состояния.

Блок вычисления амплитуды работает

5 следующим образом. Он отбрасывает малые по модулю выборки и усредняет модули большим выборок

Анализатор формы сигнала определяет наличие полуволн длительностью около То/2 свидетельствуют о том. что на входе

устройства действует сигнал частотной манипуляции с минимальным сдвигом.

Отсутствие или редкое появление на его входе полуволн сигнала длительностью То/2 свидетельствует о действии на входе устройства дискретной сигнала. Формула изобретения Устройство для приема дискретных сигналов, содержащее последовательно соединенные генератор тактовых импульсов, элемент ИЛИ, элемент И, делитель частоты инвертор, выделитель фронтов и первый фа- зорасщепитель. ограничитель, вход которого является входом устройства, а выход соединен с вторым входом первого фаза- расщепителя и входом выделителя фронтов и срезов, выход которого соединен с первым входом фазорасщепителя, второй вход которого соединен с выходом Т-триггера, вход которого соединен с выходом делителя частоты, первый формирователь импульсов, выход которого соединен с вторым входом элемента ИЛИ, второй формирователь импульсов, выход которого соединен с вторым входом элемента И, а также RS-триггер, вы- ход которого является выходом устройства, отличающееся тем, что, с целью обеспечения приема сигналов, передаваемых с использованием частотной манипуляции с минимальным сдвигом, введены анализатор формы сигнала, аналого-цифровой преобразователь, регистр, блок вычисления амплитуды, первый, второй решающие блоки, четыре управляемых ключа, причем входы аналого-цифрового преоб- разователя и анализатора формы сигнала являются входом устройства, синхровход

анализатора формы сигнала соединен с выходом делителя фронтов и срезов, а выход - с управляющими входами управляемых ключей, выход аналого-цифрового преобразователя соединен с первым входом регистра, входом блока вычисления амплитуды, с первым входами первого решающего блока и второго решающего блока, второй вход которого соединен с выходом регистра, а третий вход - с выходом блока вычисления амплитуды, соединенным также с вторым входом первого решающего блока, первый выход второго фазовращателя соединен с первым входом первого управляемого ключа, второй вход и выход которого соединены соответственно с первым выходом второго решающего блока и входом первого формирователя импульсов, второй выход второго фазорасщепителя соединен с первым входом второго управляемого ключа, второй вход и выход которого соединены соответственно с вторым выходом второго решающего блока и входом второго формирователя импульсов, выход выделителя фронтов соединен с управляющими входами аналого- цифрового преобразователя и регистра, первый выход первого фазорасщепителя соединен с первым входом третьего управляемого ключа, второй вход которого и выход соединены соответственно с первым выходом первого решающего блока и S-входом RS-триггера, второй выход первого фазорасщепителя соединен с первым входом четвертого управляемого ключа, второй вход и выход которого соединены соответственно с вторым выходом первого решающего блока и R-входом RS-триггера.

Выход