АКСЕЛЕРОМЕТР Советский патент 1995 года по МПК G01P15/08 

Изобретение относится к области приборостроения и может быть использовано в акселерометрах для измерения ускорения подвижных объектов.

Целью изобретения является повышение точности и быстродействия измерений.

На фиг. 1 на примере акселерометра с двумя парами линий задержки на основании и ЧЭ показана конструкция акселерометра; на фиг. 2 блок-схема акселерометра, общий вид, на фиг. 3 временная диаграмма сигналов акселерометра. Элементы акселерометра на фиг. 1, 2 имеют следующее обозначение:
1 чувствительный элемент;
2 основание;
3 входные ВШП на ЧЭ;
4 выходные ВШП на ЧЭ;
5 входные ВШП на основании;
6 выходные ВШП на основании;
7 генератор тактовых импульсов;
8 распределитель импульсов;
9, 10, 11 коммутаторы в звеньях;
12 триггер знака;
13, 14, 15 -времяимпульсные преобразователи;
16, 17, 18 регистры в прямом коде;
19 суммирующий блок;
20, 21, 22, 23 блоки вычитания;
24, 25 суммирующие блоки;
26 входной коммутатор;
27 выходной регистр.

Акселерометр (фиг. 1) имеет чувствительный элемент 1 и основание 2, образующие вместе единый элемент, причем основание 2 охватывает ЧЭ 1. На чувствительном элементе 1 и основании 2 образовано n пар линий задержки. В паре линий задержки на чувствительном элементе 1 образованы входной ВШП 3 и выходной ВШП 4 первой ЛЗ, входной ВШП 3 и выходной ВШП 4 второй ЛЗ. В паре ЛЗ на основании 2 образованы входной ВШП 5 и выходной ВШП 6 первой ЛЗ, входной ВШП 5 и выходной ВШП 6 второй ЛЗ.

В блок-схеме акселерометра (фиг. 2) имеется генератор тактовых импульсов 7 с частотой следования импульсов не более 1/ Δτ (где Δτ максимальное изменение времени запаздывания в линии задержки).

В электронную схему введены распределитель импульсов 8, соединенный с генератором тактовых импульсов 7, последовательно соединенные выходной коммутатор 26 и выходной регистр 27, а также n цепей преобразования сигналов для n пар ЛЗ на ЧЭ 1 и основании 2, причем каждая цепь служит для преобразования сигналов пары ЛЗ на ЧЭ 1 и пары ЛЗ на основании 2.

Каждая из цепей преобразования сигналов содержит два триггера знака, первый суммирующий блок и последовательно соединенные первый блок вычитания, второй суммирующий блок и третий суммирующий блок, а также три звена, в состав каждого из которых входят регистр в прямом коде и последовательно соединенные коммутатор, времяимпульсный преобразователь и соответствующий, кроме первого, блок вычитания.

Первая цепь преобразования сигнала содержит триггеры знака 12,12^I первый суммирующий блок 19 и последовательно соединенные первый блок вычитания 23, второй суммирующий блок 24 и третий суммирующий блок 25, а также три звена, в состав каждого из которых входят один из регистров в прямом коде 16, 17, 18 и последовательно соединенные один из коммутаторов 9, 10, 11, один из времяимпульсных преобразователей 13, 14, 15, один из блоков вычитания 20, 21, 22.

Первый вход первого триггера знака 12 подключен к выходному ВШП 6 первой ЛЗ на основании 2, второй вход к выходному ВШП 4 первой ЛЗ на ЧЭ 1. Первый вход второго триггера знака 12^I подключен к выходному ВШП 6^I второй ЛЗ на основании 2, второй вход к выходному ВШП 4^I второй ЛЗ на ЧЭ 1.

В состав первого звена первой цепи преобразования сигнала входят регистр в прямом коде 16, последовательно соединенные коммутатор 10, времяимпульсный преобразователь 13, второй блок вычитания 20. К первому входу коммутатора 10 подсоединен выходной ВШП 6 первой ЛЗ на основании 2, ко второму входу выходной ВШП 6^I второй ЛЗ на основании 2. Выход времяимпульсного преобразователя 13, подсоединенный к первому входу второго блока вычитания 20, соединен со входом регистра в прямом коде 16, выход которого подключен к второму входу второго блока вычитания 20.

Второе звено преобразователя сигналов содержит регистр в прямом коде 17, последовательно соединенные коммутатор 11, времяимпульсный преобразователь 14 и третий блок вычитания 21. К первому и второму входам коммутатора 11 подключены соответственно выходной ВШП 4^I первой ЛЗ и выходной ВШП 4 второй ЛЗ на ЧЭ 1. Выход времяимпульсного преобразователя 14, подключенный к первому входу третьего блока вычитания 21, подключен к входу регистра в прямом коде 17, выход которого подключен к второму входу третьего блока вычитания 21.

Выходы второго блока вычитания 20 первого звена и третьего блока вычитания 21 второго звена соединены соответственно с первым и вторым входами первого блока вычитания 23.

В состав третьего звена входят регистр в прямом коде 18, последовательно соединенные коммутатор 9, времяимпульсный преобразователь 15 и четвертый блок вычитания 22. К первому и второму входам коммутатора 9 подсоединены соответственно выходной ВШП 6 первой ЛЗ и выходной ВШП 6^I второй ЛЗ на основании 2, к третьему и четвертому входам выходной ВШП 4 первой ЛЗ и выходной ВШП 4^I второй ЛЗ на ЧЭ 1. Выход времяимпульсного преобразователя 15 подключен к первому входу четвертого блока вычитания 22, входу регистра в прямом коде 18, первому входу первого суммирующего блока 19. Первый и второй выходы регистра в прямом коде 18 соединены соответственно со вторыми входами четвертого блока вычитания 22 и первого суммирующего блока 19, третий и четвертый входы которого подключены соответственно к выходам первого триггера знака 12 и второго триггера знака 12^I а выход к второму входу третьего суммирующего блока 25. Выход четвертого блока вычитания 22 соединен с вторым входом второго суммирующего блока 24.

Выход третьего суммирующего блока 25 является выходом первой цепи преобразования и подключен к одному из входов выходного коммутатора 26.

Аналогично n-я цепь преобразования сигнала содержит триггеры знака 12^(n-1), 12⁽ⁿ⁾, первый суммирующий блок 19^(n/2) и последовательно соединенные первый блок вычитания 23^(n/2), второй суммирующий блок 24^(n/2) и третий суммирующий блок 25^(n/2), а также три звена, в состав каждого из которых входят один из регистров в прямом коде 16^(n/2), 17^(n/2), 18^(n/2) и последовательно соединенные один из коммутаторов 9^(n/2), 10^(n/2), 11^(n/2), один из времяимпульсных преобразователей 13^(n/2), 14^(n/2), 15^(n/2) один из блоков вычитания 20^(n/2), 21^(n/2), 22^(n/2).

Первый вход первого триггера знака 12^(n-1) подключен к выходному ВШП 6^(n-1) (n-1)-й ЛЗ на основании 2, второй вход к выходному ВШП 4^(n-1) (n-1)-й ЛЗ на ЧЭ 1. Первый вход второго триггера знака 12(n) подключен к выходному ВШП 6⁽ⁿ⁾ n-й ЛЗ на основании 2, второй вход к выходному ВШП 4⁽ⁿ⁾ n-й ЛЗ на ЧЭ 1.

В состав первого звена n-й цепи преобразования сигнала входят регистр в прямом входе 16^(n/2), последовательно соединенные коммутатор 10^(n/2), времяимпульсный преобразователь 13^(n/2), второй блок вычитания 20^(n/2). К первому входу коммутатора 10^(n/2) подсоединен выходной ВШП 6^(n-1) (n-1)-й ЛЗ на основании 2, к второму входу выходной ВШП 6⁽ⁿ⁾ n-й ЛЗ на основании 2.

Выход времяимпульсного преобразователя 13^(n/2) подсоединен к первому входу второго блока вычитания 20^(n/2) и к входу регистра в прямом коде 16^(n/2), выход которого подключен к второму входу второго блока вычитания 20^(n/2).

Второе звено преобразователя сигналов содержит регистр в прямом коде 17^(n/2) и последовательно соединенные коммутатор 11^(n/2) времяимпульсный преобразователь 14^(n/2) и третий блок вычитания 21^(n/2). К первому и второму входам коммутатора 11^(n/2) подключены соответственно выходной ВШП 4^(n-1) (n-1)-й ЛЗ и выходной ВШП 4⁽ⁿ⁾ n-й ЛЗ на ЧЭ 1. Выход времяимпульсного преобразователя 14^(n/2), подключенный к первому входу третьего блока вычитания 21^(n/2), соединен с входом регистра в прямом коде 17^(n/2), выход которого подключен к второму входу третьего блока вычитания 21^(n/2).

Выходы второго блока вычитания 20^(n/2) первого звена и третьего блока вычитания 21^(n/2) второго звена подключены соответственно к первому и второму входам первого блока вычитания 23^(n/2).

Третье звено содержит регистр в прямом коде 18^(n/2), последовательно соединенные коммутатор 9^(n/2), времяимпульсный преобразователь 15^(n/2) и четвертый блок вычитания 22^(n/2). К первому и второму входам коммутатора 9^(n/2) подключены соответственно выходной ВШП 6^(n-1) (n-1)-й ЛЗ и выходной ВШП 6⁽ⁿ⁾ n-й ЛЗ на основании 2, к третьему и четвертому входам выходной ВШП 4^(n-1) (n-1)-й ЛЗ и выходной ВШП 4⁽ⁿ⁾ n-й ЛЗ на ЧЭ 1. Выход времяимпульсного преобразователя 15^(n/2), соединенный с первым входом четвертого блока вычитания 22^(n/2), подключен к входу регистра в прямом коде 18^(n/2), первому входу первого суммирующего блока 19^(n/2). Первый и второй выходы регистра в прямом коде 18^(n/2) соединены соответственно с вторыми входами четвертого блока вычитания 22^(n/2) и первого суммирующего блока 19^(n/2) и третий и четвертый входы которого подключены соответственно к выходам первого триггера знака 12^(n-1) и второго триггера знака 12⁽ⁿ⁾, а выход к второму входу третьего суммирующего блока 25^(n/2). Выход четвертого блока вычитания 22^(n/2) соединен с вторым входом второго суммирующего блока 24^(n/2).

Выход третьего суммирующего блока 25^(n/2) является выходом n-й цепи преобразования и соединен с одним из входов выходного коммутатора 26.

Генератор тактовых импульсов 7 выходом, имеющим частоту следования импульсов не более 1/Δτ, где Δτ максимальное изменение времени задержки в каждой ЛЗ, соединен с входом распределителя импульсов 8, который имеет n пар выходов, одна пара выходов для каждой цепи преобразования сигнала.

В первой цепи преобразования первая пара выходов распределителя импульсов 8 соединена с парой из третьего и четвертого входов коммутатора 10 в первом звене и коммутатора 11 во втором звене. Первый выход первой пары соединен с входным ВШП 3 первой ЛЗ на ЧЭ 1 и с входным ВШП 5 первой ЛЗ на основании 2. Второй выход первой пары подключен к входному ВШП 3^I второй ЛЗ на ЧЭ 1 и к четвертому ВШП 5^I второй ЛЗ на основании 2.

Аналогично в n-й цепи преобразования n-я пара выходов распределителя импульсов 8 соединена с парой из третьего и четвертого входов коммутатора 10^(n/2) в первом звене и коммутатора 11^(n/2) во втором звене. Первый выход n-й пары соединен с входным ВШП 3^(n-1) n-1 ЛЗ на ЧЭ 1 и с входным ВШП 5^(n-1) (n-1)-й ЛЗ на основании 2. Второй выход n-й пары подключен к входному ВШП 3⁽ⁿ⁾ n-й ЛЗ на ЧЭ 1 и к входному ВШП 5⁽ⁿ⁾ n-й ЛЗ на основании 2.

Устройства 8, 9.27 соединены с генератором тактовых импульсов 7 шиной "а", а устройства 13, 14, 15,13^(n/2), 14^(n/2), 15^(n/2) линией высокочастотного заполнения "б".

Акселерометр работает следующим образом. Генератор тактовых импульсов 7 по одной из линий шины "а" посылает импульсы коммутации "к" (фиг. 3), которыми переключается распределитель 8 последовательно на 1-ю, 2-ю и т.д. цепи преобразования, по которым импульсы 1, 2, поступают на ВШП, 1-й импульс поступает на входной ВШП 3 на ЧЭ 1 и входной ВШП 5 на основании 2. Второй импульс поступает на входной ВШП 3^I на ЧЭ 1 и входной ВШП 5^I на основании 2. Соответственно n-й импульс поступает на входной ВШП 3⁽ⁿ⁾ на ЧЭ 1 и ВШП 5⁽ⁿ⁾ на основании 2. При наличии измеряемого ускорения происходит деформация ЧЭ 1 и возникает разность между временем прохождения ПАВ от входных ВШП 3,3^I 3^(n-1), 3⁽ⁿ⁾ до выходных ВШП 4,4^I4^(n-1), 4⁽ⁿ⁾ на ЧЭ 1 и временем прохождения ПАВ от входных ВШП 5,5^I5^(n-1), 5⁽ⁿ⁾ до выходных ВП 6,6^I6^(n-1), 6⁽ⁿ⁾ на основании 2, т.е. разность между τ_3-4 и τ_5-6. Коммутаторы 9,9^(n/2) управляющими импульсами К₉₁ и К₉₂ поочередно подключают к времяимпульсным преобразователям 15.15^(n/2) выходные ВШП 4 и 6,4^I и 6^I4^(n-1) и 6^(n-1), 4⁽ⁿ⁾ и 6⁽ⁿ⁾. В результате во времяимпульсном преобразователе 15 преобразуется в цифровой код последовательность прохождения импульсов сначала от ВШП 4 и ВШП 6, затем от ВШП 4^I и ВШП 6^I Аналогично во времяимпульсном преобразователе 15^(n/2) преобразуется в цифровой код последовательность прохождения импульсов сначала от ВШП 4^(n-1) и 6^(n-1), а затем от ВШП 4⁽ⁿ⁾ и 6⁽ⁿ⁾. Значение кода на выходах времяимпульсных преобразователей зависит от деформации ЧЭ 1, а следовательно, и от измеряемого ускорения.

Коммутаторы 10,10^(n/2) управляющими импульсами К10 поочередно подключают к времяимпульсным преобразователям 13,13^(n/2) ВШП 5 и 6, 5^I и 6^I5^(n-1) и 6(n-1), 5⁽ⁿ⁾ и 6⁽ⁿ⁾. В результате во времяимпульсном преобразователе 13 преобразуется в цифровой код время прохождения ПАВ от ВШП 5 к ВШП 6, затем от ВШП 5^I к ВШП 6^I т.е. τ_5-6 и τ_5-6. Соответственно во времяимпульсном преобразователе 13^(n/2) получается код времени прохождения ПАВ сначала от ВШП 5^(n-1) к ВШП 6^(n-1), а затем от ВШП 5⁽ⁿ⁾ к 6⁽ⁿ⁾.

С помощью коммутаторов 11,11^(n/2) управляющими импульсами К11 последовательно во времени к времяимпульсным преобразователем 14,14^(n/2) подсоединяются ВШП 3 и 4, 3^I и 4^I3^(n-1) и 4^(n-1), 3⁽ⁿ⁾ и 4⁽ⁿ⁾. Поэтому на выходе времяимпульсного преобразователя 14 получается цифровой код времени прохождения ПАВ сначала от ВШП 3 и ВШП 4, а затем от ВШП 3^I к ВШП 4^I т.е. τ_3-4 и τ_3-4. Аналогично на выходе времяимпульсного преобразователя 14^(n/2) получаются коды времени прохождения ПАВ от ВШП 3^(n-1) к ВШП 4^(n-1) от ВШП 3⁽ⁿ⁾ к ВШП⁽ⁿ⁾.

Триггеры знака 12, 12^I сравнивают последовательности поступления импульсов соответственно от ВШП 4 и 6, а также от ВШП 4^I и 6^I В зависимости от того, от какого ВШП (4 или 6) раньше поступает импульс в триггер знака 12, в нем формируется код знака (0 или 1), определяющий направление ускорения. Код знака поступает затем в третий суммирующий блок 25 и затем в выходной регистр 27. Аналогично триггеры знака 12^(n-1), 12⁽ⁿ⁾ сравнивают последовательности поступления импульсов соответственно от ВШП 4^(n-1) и 6^(n-1), 4⁽ⁿ⁾ и 6⁽ⁿ⁾.

В регистрах в прямом коде 16,16^(n/2) по управляющим импульсам К16 производится запоминание кода времени прохождения ПАВ от ВШП 5 к ВШП 6 и соответственно от ВШП 5⁽ⁿ⁾ к ВШП 6⁽ⁿ⁾. Далее во вторых блоках вычитания 20,20^(n/2) по управляющим импульсам К20 осуществляется сложение обратных кодов, поступающих из регистров в прямом коде 16,16^(n/2) и прямых кодов времяимпульсных преобразователей 13,13^(n/2), что дает операцию вычитания.

В результате операции вычитания сигналов блоков 16 и 13 получается разность кодов времени прохождения ПАВ от ВШП 5 к ВШП 6 и от ВШП 5^I к ВШП 6^I на основании 2, т.е. разность τ_5-6 и τ_5-6, которая определяет разность температур окружающей среды на внешней периферии линий задержки на ЧЭ 1.

На выходах третьих блоков вычитания 21,21^(n/2) по управляющим импульсам К21 получается разность кодов, поступающих из регистров в прямом коде 17, 17^(n/2) и времяимпульсных преобразователей 14,14^(n/2), что дает разность времени прохождения ПАВ от ВШП 3 к ВШП 4 и от ВШП 3^I к ВШП 4^I на ЧЭ 1, т.е. разность τ_3-4 и τ_3-4, что служит информацией о разности температуры линий задержки на самом ЧЭ.

На выходах четвертых блоков вычитания 22,22^(n/2) по управляющим импульсам К22 образуется разность кодов с выходов регистров в прямом коде 18, 18^(n/2) и времяимпульсных преобразователей 15,15^(n/2), что дает изменение разности времени прохождения ПАВ между парами линий задержки на ЧЭ 1 и основании 2, это характеризует значения изменения температуры между парами линий задержки на ЧЭ 1 и основании 2.

На выходах первых суммирующих устройств 19,19^(n/2), осуществляющих сложение кодов регистров в прямом коде 18,18^(n/2) и времяимпульсных преобразователей 15,15^(n/2) с учетом знака в триггерах знака 12,12^I12⁽ⁿ⁾ по управляющим импульсам К19 образуется код двойного значения измеряемого ускорения с учетом направления измеряемого ускорения.

На выходах первых блоков вычитания 23,23^(n/2), производящих вычитание кодов вторых блоков вычитания 20.20^(n/2) и третьих блоков вычитания 21. 21^(n/2), по управляющим импульсам К23 образуется код, определяющий еще одни значения изменения температуры между парами линий задержки на ЧЭ 1 и основании 2.

На выходе вторых суммирующих устройств 24,24^(n/2), производящих сложение кодов первых суммирующих устройств 23,23^(n/2) и четвертых суммирующих устройств 22.22^(n/2) по импульсам К26, образуется сумма двух значений изменений температуры между парами линий задержки на ЧЭ 1 и основании 2. Этот код является значением поправки на изменение температуры линий задержки на ЧЭ 1 и основания 2.

На выходе третьих суммирующих устройств 25.25^(n/2), где суммируются коды измеряемого ускорения от первых суммирующих устройств 19.19^(n/2), а также коды поправки на изменение температуры линий задержки от вторых суммирующих устройств 24,24^(n/2), по команде импульсов К25 образуется код об измеряемом ускорении с внесением поправки на температуру линий задержки.

Выходной коммутатор 26 по управляющему импульсу К26 последовательно передает сигналы с третьих суммирующих устройств 25,25^(n/2) в выходной регистр 27, осуществляющий деление поступающего кода на 2 с целью усреднения поправки на температуру линий задержки и получения средней величины сигнала двух пар линий задержки.

Таким образом с выхода выходного регистра 27 поступают в соответствии с последовательно работающими линиями задержки выходные сигналы акселерометра, пропорциональные измеряемому ускорению и учитывающие температуру окружающей среды линий задержки.

Заполнение регистров в прямом коде 16,16^(n/2), 17,17^(n/2), 18,18^(n/2) происходит по импульсам К16, К17, К18 в параллельном коде. Управление коммутаторами 10,10^(n/2), 11,11^(n/2), 9,9^(n/2), выходным коммутатором 26 и времяимпульсными преобразователями 13,13^(n/2), 14,14^(n/2), 15,15^(n/2) и регистрами знака 12,12⁽ⁿ⁾, а также суммирующими устройствами 19,19^(n/2), 24,24^(n/2), 25, 25^(n/2) и блоками вычитания 20,20^(n/2), 21,21^(n/2), 22,22^(n/2), 23, 23^(n/2) осуществляется управляющими импульсами К9, К9₂, К10, К11 от генератора тактовых импульсов 7. Выходной код акселерометра поступает по шине "Б" и сопровождающей линии "в" в виде параллельного кода.

На отдельные входы блоков 13,13^(n/2), 14,14^(n/2), 15,15^(n/2), 16, 16^(n/2), 18,18^(n/2), 19,19^(n/2), 20,20^(n/2), 21,21^(n/2), 22,22^(n/2), 23, 23^(n/2), 25,25^(n/2), и 27 по шине "а" поступает импульс сброса (ИС) цикла измерений, после чего начинается следующий цикл. Второй суммирующий блок 24 сохраняет код на выходе, что необходимо для учета в последующем цикле измерений. Изменение кода второго суммирующего блока 24 происходит в течение цикла измерений.

Взаимная синхронизация управляющих импульсов, показанных на осциллограмме, происходит при помощи счетчиков, триггеров и логических устройств, которые содержит в себе генератор импульсов 7. Все управляющие импульсы поступают на управляющие входы соответствующих блоков по шине "а".

Быстродействие акселерометра повышается вследствие того, что импульсы с распределителя импульсов следуют с частотой, ограничиваемой изменением времени задержки, а не временем задержки и временем, необходимым для затухания переходного процесса, т.к. во время затухания переходного процесса в одной линии задержки работают другие линии задержки.

Точность акселерометра повышается, т.к. нет потери информации об ускорении на время затухания переходного процесса, учитывается влияние температуры линий задержки.

Повышение быстродействия акселерометра составляет τ/Δτ, где τ время задержки линии задержки.

Повышение точности акселерометра составляет по крайней мере один порядок.

Использование: приборостроение, акселерометры на основе преобразователей поверхностных акустических волн. Сущность изобретения: чувствительный элемент и основание выполнены из единого элемента. На них образовано n пар линий задержки, каждая из которых содержит встречно-штыревые преобразователи. Электронная схема акселерометра содержит генератор тактовых импульсов, в каждой из n цепей распределитель импульсов, коммутаторы, два триггера знака, времяимпульсные преобразователи, регистры в прямом коде, суммирующий блок, блоки вычитания, суммирующие блоки, а также общие для всех цепей выходной коммутатор и выходной регистр. 3 ил.

АКСЕЛЕРОМЕТР, выполненный на основе преобразователей поверхностных акустических волн, содержащий закрепленный на основании чувствительный элемент, на котором образованы линии задержки с входными и выходными встречно-штыревыми преобразователями, а также электронную схему, включающую генератор тактовых импульсов и времяимпульсный преобразователь, отличающийся тем, что, с целью повышения точности и быстродействия измерений, основание охватывает чувствительный элемент и выполнено в виде единого элемента, на основании и чувствительном элементе образовано n пар линий задержки, а в электронную схему введены распределитель импульсов, последовательно соединенные выходной коммутатор и выходной регистр, а также n цепей преобразования сигналов, каждая из которых содержит два триггера знака, первый вход каждого из которых подключен к соответствующему выходному встречно-штыревому преобразователю на основании, а второй к соответствующему выходному встречно-штыревому преобразователю на чувствительном элементе, первый суммирующий блок, последовательно соединенные первый блок вычитания, второй суммирующий блок и третий суммирующий блок, выход которого является выходом цепи преобразования и подключен к соответствующему входу выходного коммутатора, а первый вход к выходу первого суммирующего блока, три звена, в состав каждого из которых входят регистр в прямом коде и последовательно соединенные коммутатор, времяимпульсный преобразователь и соответствующий, кроме первого, блок вычитания, причем в каждом звене первый вход блока вычитания через регистр в прямом коде подключен в его второму входу, в третьем звене выход времяимпульсного преобразователя и выход регистра в прямом коде подключены к соответствующим первому и второму входам первого суммирующего блока, третий и четвертый входы которого соединены соответственно с выходом первого и второго триггеров знака, генератор тактовых импульсов соединен с распределителем импульсов, имеющим n пар выходов, каждая из которых соединена с парой входов коммутатора в первом и во втором звене каждой цепи и с входными встречно-штыревыми преобразователями на чувствительном элементе и основании в каждой из n пар линий задержки, в которой выходные встречно-штыревые преобразователи на основании соединены с коммутатором в первом и третьем звене, а выходные встречно-штыревые преобразователи на чувствительном элементе соединены с коммутатором во втором и третьем звене, выходы блоков вычитания первого и второго звена подключены к входам первого блока вычитания, выход блока вычитания третьего звена подключен к второму входу второго суммирующего блока, при этом генератор импульсов имеет частоту следования импульсов не более I/Δτ, где Dt максимальное изменение времени задержки в каждой линии задержки.