Перемножитель электрических сигналов Советский патент 1993 года по МПК G06G7/16 

1

I

Перемножитель электрических сигналов относится к электрическим вычислительным, устройствам и может быть использовано в аналоговых вычислительных машинах, а также в системах управления приводами переменного тока. Сущность изобретения: перемножитель содержит безынерционный умножитель (1), переключатели полярности (2,3), переключатель с памятью (4), блок синхронизации (5) усредняющий сумматор (6). 4 ил.

00

со

ON О

2

W

Фиг.1

Предлагаемое изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах, а также в схемах управления приводами переменного тока..

Целью предполагаемого изобретения является повышение точности перемножителя переменных во времени сигналов.

Поставленная цель достигается тем, что в известный перемножитель электрических сигналов, содержащий первый и. второй модуляторы, входы которых являются входами перемножителя, безынерционный умножитель, первый и второй входы которого подключены к выходам первого и второго модуляторов, блок управления, первый выход которого подключен к управляющим входам модуляторов, фильтр низких частот, выход которого является выходом перемножителя, введен управляемый переключа- тель с памятью, подключенный входным выводом к выходу безынерционного умножителя, управляющим входом - к второму выходу блока управления, фильтр низких частот снабжен вторым входом и подключен первым и вторым входами к первому и второму выходным выводам управляемого переключателя с памятью соответственно.

Повышение точности перемножения переменных во времени сигналов достигается за счет уменьшения динамической погрешности, вносимой фильтром нижних частот. Уменьшение указанной погрешности обеспечивается за счет использования фильтра низких частот с увеличенной полосой пропусканий . Это позволяет сделать то, что в заявляемом устройстве погрешность {АХ AY + С) измеряется и вычитается из результата перемножения, а погрешность перемножения (X A Y + V АХ) модулируется частотой, увеличенной в два раза,

Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается наличием управляемого переключателя с памятью, подключенного входным выводом к выходу безынерционного умножителя, управляющим входом - к второму выходу блока управления, фильтр низких частот снабжен вторым входом и подключен первым и вторым входами к первому и второму выходным выводам управляемого переключателя с памятью соответственно. Это позволяет сделать вывод о соответствии заявляемого технического решения критерию новизна. Поскольку указанное отличие позволяет решить поставленную задачу повышения точности пе- ремножения, а при изучении других

технических решений в данной области техники не были выявлены признаки, отличающие заявляемое решение от прототипа, это дает возможность утверждать, что заявляемое техническое решение соответствует критерию существенные отличия.

На фиг.1 изображена функциональная схема перемножителя электрических сигналов; на фиг.2 -один из вариантов выполне0 ния блока управления; на фиг.З - один из вариантов выполнения модулятора; на фиг.4 - эпюры сигналов в узловых точках перемножителя.

Перемножитель электрических сигна5 лов содержит безынерционный умножитель . 1, переключатели полярности 2 и 3, переключатель 4 с памятью, блок 5 синхронизации и усредняющий сумматор б с неинвертирующим и инвертирующим вхо0 дами. Безынерционный умножитель 1 подключен входами к выходам переключателей 2 и 3, а выходом - к входному выводу переключателя 4 с памятью. Блок 5 синхронизации подключен первым выходом 7 к

5 управляющим входам переключателей 2 и 3, а вторым выходом 8 к управляющему входу переключателя 4 с памятью. Переключатель 4с памятью подключен выходными выводами к входам сумматора 6, выход которого

0 является выходом перемножителя. Входами перемножителя являются входы переключателей 2 и 3,

Переключатель 4 с памятью может быть выполнен по схеме, содержащей управляе5 мые ключи 9,10 и накопительные конденсаторы 11, 12, Входные выводы ключей 9, 10 объединены служат входным выводом блока 4. Управляющие входы ключей 9, 10 объединены и служат управляющим входом

0 блока 4. Выходные выводы ключей 9, 10 соединены с первыми выводами конденсаторов 11, 12 и служат выходными выводами блока 4, Вторые выводы конденсаторов 11, 12 подключены к общей шине.

5 Блок 5 синхронизации содержит последовательно соединенные мультивибратор 13, триггер 14. схему НЕ 15 и схему И 16. а также последовательно соединенные делитель 17 частоты (выполненный на счетчике

0 1ЛЕ6) и схему НЕ 18. При этом делитель 17 частоты подключен к выходу мультивибратора 13, а выходом к второму входу схемы И 16. К первому выходу 7 блока управления относятся выходы 7.1 и 7,2, являющиеся вы5 ходами триггера 14 и схемы 14 16. Вторым выходом 0 блока управления служит выход схемы НЕ 18.

Переключатель 2 (3) содержит схему 19 вычитания на операционном усилителе, инвертирующий вход которой подключен через управляемый ключ 20 к первому неинвертирующему входу, Второй неинвертирующий вход схемы 19 вычитания подключен через управляемый ключ 21 к общей шине. При этом, сигнальным входом модулятора служит инвертирующий вход схемы 19 вычитания, управляющим входом - управляющие входы ключей 20 и 21, а выходом - выход схемы 19 вычитания.

Устройство работает следующим образом.

Цикл работы определяется периодом следования управляющих импульсов переключателя 4 с памятью. В промежутке между управляющими импульсами ключ 9 замкнут, а ключ 10 разомкнут. На выходе безынерционного умножителя 1 формируется сигнал

U1 X Y + f(X A Y + Y ДХ) +ДХД V + А, (2)

где X,Y - перемножаемые сигналы;

ДХ, Д Y - смещения на соответствующих входах безынерционного умножителя 1 с учетом смещений, вносимых переключателями 2 и 3;

Д- смещение на выходе безынерционного умножителя 1;

f - периодическая знакопеременная функция с единичной амплитудой и с периодом, равным 2т;

т- период следования задающих импульсов, формируемых одновибратором 13.

Этот сигнал поступает через замкнутый ключ 9 на иеинвертирующий вход сумматора 6.

С приходом управляющего импульса ключ 9 размыкается, а ключ 10 замыкается. При этом на выходе безынерционного умножителя 1 формируется сигнал

Ui ДХД Y + Д,

.На время замыкания ключа 10 накопительный конденсатор 12 подключается к выходу безынерционного умножителя 1. После прихода нескольких управляющих импульсов накопительный конденсатор 12 зарядится до входного напряжения, и на инвертирующий вход усредняющий сумматор 6 будет поступать напряжение, равное UU(3).

Поскольку смещения ДХ, Д Y и Д являются по Существу постоянными параметрами, то длительность управляющих импульсов и частота их следования могут быть выбраны достаточно малыми величинами.

В момент размыкания ключа 9 накопительный конденсатор 11 запоминает выходное напряжение безынерционного умножителя 1. На время размыкания ключа

5 9 неинвертирующий вход фильтра 6 низких частот оказывается подключенным к накопительному конденсатору 11. Поскольку произведение XY не может заметно измениться за столь коротким интервал времени,

10 то сигнал на неинвертирукщем входе сумматора 6 с высокой степенью точности будет описываться выражением (2) в течение всего времени работы перемножителя. На фиг.4 приведены сфазированные ди15 аграммы сигналов на выходах блоков, иллюстрирующие работу предлагаемого перемножителя аналоговых сигналов, где Uj-j сигнал на j-ом выходе 1-го блока; j 1,2, 1 4,1318.

20 Поскольку на неинвертирующий и инвертирующий входы усредняющего сумматора 6 приходят сигналы, описываемые . выражениями (2) и (3), то выходной сигнал перемножителя можно записать так

25

Z t {XY+-f(X AY +Y ДХ)}.

где Ф{ } - оператор, определяющий воздействие блока 6 низких частот на входной сиг30 нал.

Отображением оператора Ф{ } в комплексной области является амплитудно-фазовая характеристика фильтра Ф(| о)).

Высокочастотная помеха С(ХДУ +

35 +Y Д X), присутствующая на входе блока 6, имеет несущую частоту а 2 л/2 т. При выборе усредняющего сумматора 6 с граничной частотой его эффективной полосы пропускания (Уф ft, высокочастотная помеха

40 f (X Д Y + Y ДХ) отфильтровывается и не проходит на выход перемножителя.

В этом случае выходной сигнал перемножителя запишется в виде:

z p{XY} x Y+ а,

45 где д - динамическая погрешность перемножения.

Эта погрешность зависит от соотношения эффективной полосы пропускания блока 6 и спектральной характеристики полезного

50 сигнала X Y. При этом, чем шире полоса пропускания блока б, тем меньше вносимая погрешность.

Фор мула изобретения

Перемножитель электрических сигналов, содержащий первый и второй переключатели полярности, информационные входы которых являются соответственно первым и

вторым информационными входами перемножителя, безынерционный умножитель, первый и второй входы которого подключены к выходам первого и второго переключателей полярности, управляющие входы последних подключены к первому входу блока синхронизации, усредняющий сумматор, выход которого является выходом перемножителя, отличающийся тем, что.

с целью повышения точности перемножения, в него введен переключатель с памятью, информационный вход которого подключен к выходу безынерционного умножителя, управляющий вход - к второму выходу блока синхронизации, а первый и второй выходы подключены соответственно к суммирующему и вычитающему входам усредняющего сумматора.

Фиг.1

8

(

ML.

U1& Ui&

тдшшцишйп пппгшппппп шшшшд дал п п п шшшдши.

ш

JDJlJnJ3JlJinjannJl

J1 П П П П П П П П П П П П П П П П П П П П..,

lIIlilllZIIIIinrilZIZrZirLE,

п.

-И

1

I

....п

ГРП п п пп п п г п .-DJMinJtiiiiirLi

I IтI I 1

№-

1

I

....п