Изобретение относится к области цифровой вычислительной техники.
Известны устройства для раскрытия определителей матриц, содержащие триггеры, генераторы тактовых и одиночных импульсов, логические схемы.
Предлагаемое устройство отличается от известных тем, что содержит управляемую матрицу перебора, селектор, блок определения четности подстановок, причем матрица перебора содержит располагаемые по рядам и столбцам ячейки перебора, выключатели ячеек перебора одного столбца и выключатели ячеек перебора одного ряда. Матрица перебора соединена с генератором одиночных импульсов и. с одним из выходов управляемого переключателя тактовых импульсов, вход которого через пусковой переключатель связан с генератором тактовых импульсов. Ячейки перебора содержат триггер, электронный переключатель входных импульсных сигналов, управляемый программируемым переключателем, соединенным во включенном положении с логическим элементом «И на два входа, который связан с выключателями ячеек перебора соответствующего ряда и столбца. Селектор содержит логические элементы «ИЛИ-НЕ, «ИЛИ и «И, причем каждый элемент «ИЛИ-ИЕ, соответствующий столбцу матрицы перебора, связан по входам с выходами программирующих переключателей ячеек перебора соответствующего столбца, и один логический элемент «ИЛИ, входы которого соединены с триггерами ячеек перебора соответствующего столбца 5 и один вход которого связан с выходом логического элемента «ИЛИ-НЕ того же столбца. Входы логического элемента «И соединены с выходами логических элементов «ИЛИ, выход логического элемента «PI подключен
10 к первым управляющим в.ходам переключателя тактовых импульсов, управляющий вход которого соединен с выходом триггера конца поиска, подключенного через логический элемент «И к выходу последней ячейки перебоIS pa в матрице перебора и через элемент задержки - к статическому выходу триггера задания начального состояния. Блок определения четности подстановок, образованных индексами элементов членов определителя нли
20 минора, содержит триггеры опроса количества инверсий между индексами отдельных элементов определителя или минора, соединенных со вторым выходом переключателя тактовых импульсов, матрицу диодов, пропускающую из
25 произвольной точки сигнал только в одном паправлении по всем рядам и только в одном нанравлении по всем столбцам, логические элементы «И подачи в матрицу диодов импульсов опроса соответствующего ряда, управними ряда и столбца. Выходы последних элементов «И связаны с симметричными входами триггеров четности одного с ними ряда, выходы которых соединены с симметричным входом конечного триггера четности.
Это позволяет автоматически раскрывать миноры и упрощает программирование.
На фиг. 1 представлена функциональная
fi тттт nf tl/ij n ТТ ТГ Q Ы ОН Ciril g Л Р Д JT Р М ТЗ
каждом и п столбцов по п - 2 диодов в каждом; (п-1)2 логических элементов 35 «И с двумя входами, размещенных в п- 1 рядках (втором, третьем,..., /г-ом), служащих для подачи на матрицу диодов сигналов вопроса, (ft-) логических эле.ментов 36 «И с двумя входами, размещенных в (п - 1) рядке (первом, втором,..., (п-1)-ом), служащих для снятия с матрицы диодов сигналов опроса;
название | год | авторы | номер документа |
---|---|---|---|
УСТРОЙСТВО ДЛЯ АНАЛИЗА ОПРЕДЕЛИТЕЛЕЙ | 1971 |
|
SU300881A1 |
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРЕДАЧИ ГРАФА | 1970 |
|
SU259495A1 |
Устройство для анализа определителей | 1975 |
|
SU634284A1 |
УСТРОЙСТВО ДЛЯ РАСКРЫТИЯ ОПРЕДЕЛИТЕЛЕЙ МАТРИЦ | 1971 |
|
SU294144A1 |
ФОНД енепЕРТОВ | 1973 |
|
SU383055A1 |
Специализированная электронная машина для анализа определителей | 1969 |
|
SU481037A1 |
УСТРОЙСТВО для ОПРЕДЕЛЕНИЯ ЗНАКА ЧЛЕНОВ ОПРЕДЕЛИТЕЛЯ МАТРИЦЫ | 1972 |
|
SU336664A1 |
Устройство для матричных вычислений | 1980 |
|
SU938286A1 |
ВЫСОКОПАРАЛЛЕЛЬНЫЙ СПЕЦПРОЦЕССОР ДЛЯ РЕШЕНИЯ ЗАДАЧ О ВЫПОЛНИМОСТИ БУЛЕВЫХ ФОРМУЛ | 1993 |
|
RU2074415C1 |
ЛОГИЧЕСКОЕ УСТРОЙСТВО | 1970 |
|
SU276525A1 |
ячеек перебора, а также остальные триггеры устройства подается сигнал ED, устанавливающий их, кроме верхнего триггера 37 TOz, в нерабочее состояние (этот триггер устанавливается при этом в рабочее состояние). После отпуска сдвоенной кнопки цепь подачи сигнала 0 разрывается включателем 32 и за мыкается включателем 32 цепь, соединяющая генератор 19 тактовых импульсов 19 с переключателем 26 тактовых импульсов. Первый тактовый импульс переводит триггер 22 задания начального состояния в рабочее состояние. При этом на его динамическом выходе образуется импульсный сигнал, который через разделительные диоды 7п попадает на импульсыенты «ИЛИ-НЕ, «ИЛИ и «И, причем каждый элемент «ИЛИ-НЕ, соответствующий столбцу матрицы перебора, связан по входам с выходами программирующих переключателей ячеек перебора соответствующего 5 столбца, и один логический элемент «ИЛИ, входы которого соединены с триггерами ячеек перебора соответствующего .столбца и один вход которого связан с вы.ходом логического элемента «ИЛИ-НЕ того же столбца, входы 10 логического элемента «И соединены с выходами логических элементов «ИЛИ, выход логического элемента «И подключен к первым управляющим входам переключателя тактовых импульсов, управляющий вход которого 15 соедипен с выходом триггера конца поиска, лодключенного через логический элемент «И к выходу последней ячейки перебора в матрице перебора и через элемент задержки - к статическому выходу триггера задания на- 20
271118
следовательно, на выходах элементов 16 «ИЛИ-НЕ, относящихся к этим столбцам («ИЛИ-НЕ c(n - k), «ИЛИ-НЕ с(л - - й+ 1),..., «ИЛИ-НЕ (сп) и тем самым («+1) входах и выходах элементов «ИЛИ с{п - k)-«ИЛИ с« будет статический сигнал «1. Таким образом на последних п - k входах элемента 17 «ИЛИ также появляется сигнал «1. Тем самым этот сигнал появляется на выходе элемента 17 «ИЛИ и па одном из управляющих входов переключателя 26 тактовых импульсов. Одновременно загорается индикатор 30. На выходе элемента 28 «И переключателя 26, связанного через элемент 29 «ИЛИ-НЕ с выходом ЯЛРМРНТЯ 1 Иъ- ПР.
271118 чального состояния; блок определения четности подстановок, образованных индексами элементов членов определителя или минора, содержит триггеры опроса количества инверсий между индексами отдельных элементов онределителя или минора, соединенных со вторым выходом переключателя тактовых импульсов, матрицу диодов, пропускающую из произвольной точки сигнал только в одном направлении по всем рядам и только в одном направлении по всем столбцам, логические элементы «И подачи в матрицу диодов импульсов опроса соответствующего ряда, управляемых триггерами ячеек перебора одного с ними ряда и столбца, выходы последних элементов «И связаны с симметричными входами триггеров четности одного с ними ряда, выходы которых соединены с симметричным входом конечного триггера четности.
420
130
Pi 1 36 J р , - - . . I-i Г orfит4йШ « 37 Т02 35/ -а Тnl - - ™. jftLftM i л.. jlgiS -it i JJif|i j ,:7; Составитель A. A. Плащин Редактор E. В. СемановаТехред Л. В. Куклина Заказ 2275/3Тираж 480 ЦНИИПИ Комитета по делам изобретений и открытий при
оЧб
/Л
39 W О йЗй bpTS 1 1Jг iX7 rt fS ;i Корректоры: В. Петрова н Е. Ласточкина Подписное Совете Министров СССР
Date : 27/09/2001
Number of pages : 2
Previous document : SU 271118
Next document : SU 271120
r
Всесоюзная иатентлр-V 1би
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства N° - Заявлено 05.V.1968 (№ 1237726/18-24)
с присоединением заявки № - Приоритет -
Опубликовано 12.V.1970. Бюллетень № 17 Дата оиубликования описания 5.X.1970
Авторы
В. С. Гладкий, Ю. Р. Тугуз и Е. М. Черный изобретения
Заявитель
271119
Кл. 42тз, 15/36
МП К G 06f 15/36
УДК 681.3:31:519.2 (088.8)
Даты
1970-01-01—Публикация