ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛОВ ВРЕМЕНИ В ЦИФРОВОЙ КОД Советский патент 1970 года по МПК H03M1/82 

I;

Изобретение относится к устройствам для преобразования и кодирования информации.

Известны преобразователи интервалов времени в цифровой код, содержащие формирующие триггеры, схемы сборки, регистры памяти разрядов и линии задержки с отводами, причем выходы линии задержки подключены ко входам схем сборки.

В предложенном преобразователе выход схемы сборки соединен с первым входом формирующего триггера разряда, второй вход которого соедииеи с последиим выходом линии задержки разряда и с разрешающим входом регистра памяти разряда, другие входы которого соедииены с выходами линии задержгш разряда, а выход формирующего триггера подключен ко входу линии задержки следующего разряда. Это позволяет исключить источник опориой частоты, свести к минимуму количество высокочастотного оборудования и тем самым упростить схему преобразователя.

На фиг. 1 изображена схема предлагаемого преобразователя; на фиг. 2 - временная диаграмма.

Преобразователь состоит из нескольких разрядов (на схеме показаны только два разряда), содержит линии задержки и 2 соответственно иервого и второго разряда с отвода 1и, регистры памяти 3 и 4 первого и второго разрядов с одиннадцатью входами, схемы сборки

5 и 6 задних фронтов интервалов времени иервого и второго разрядов с десятью входами и формирующие триггеры 7 и 8 первого и второго разрядов. Линия задержки / иервого разряда имеет 10 отводов через каждую микросекуиду, а линия задержки 2 второго разряда - 10 отводов через 0,1 мксек.

Пусть требуется из: 1ерить интервал Тх- 1,47 мксек. Перед измерением схему приводят в исходное состояние, после чего на вход линии задержки / подают измеряемый интервал Tj.. Па ее выходах 9i - Qi появляются интервалы Т,, задержанные относительно друг друга на вре.мя дискретности первого разряда, т. е. на 1 мксек. Передний фронт последнего интервала с выхода О запускает триггер 7, а следующий иепосредственно за ним задний фронт одного из предыдущих интер)5алов со схемы сборки 5, поступивший на схему сборки в данном случае с выхода li линии задержки, возвращает триггер 7 в исходное состояние.

На входах регистра памяти 3 также появляются задержанные интервалы, но запись производится только в тот момент, когда на разрешающий вход регистра памяти приходит задний фронт интервала с триггера 7. Так как запись производится, задними фронтами задержанных интервалов, a разрешение на запись - задним фронтом интервала с триггера 7 через дифференцирующие цепи, в данном случае в первом разряде записывается число «1, а на выходе триггера формируется интервал времени ,47 мксек-1 мксек-- 0,47 мксек, который подается на разрешающий вход регистра памяти и на линию задержки 2 второго разряда, где происходит преобразовапиё, аналогичное нреобразованию в первом разряде. Таким образом, во втором разряде записывается «4. Если необходимо получить еще один знак отсчета, к выходу триггера второго разряда подключают третий разряд и т. д. При том линия задержки каждого последующего разряда должна иметь задержку, в 10 раз меньше задержки предыдущего разряда.

rj/JiJc

7

4J

2

5

8

о

S 5 if у 2 / (,г

i, 0,Ц7мнсен

III

I I I

5 б 4 Предмет изобретения Преобразователь интервалов времени в цифровой код, содержащий формирующие триггеры, схемы сборки, регистры памяти разрядов и линию з&держки с отводами, причем выходы линии задержки подключены ко входам схем сборки, отличающийся тем, что, с целью упрощения устройства в нем выход схемы сборки соединен с первым выходом формирующего триггера разряда, второй вход которого соединен с последним выходом линии задержки разряда и с разрещающим входом регистра памяти разряда, другие входы которого соединены с выходами линии задержки разряда, выход формирующего триггера подключей ко входу линии задержки следующего разряда.

fai.

/i- ,7 f/tcef

0/ J45i5759W;;

fueZ