ПРЕОБРАЗОВАТЕЛЬ НИЗКИХ И ИНФРАНИЗКИХ ЧАСТОТ В ЦИФРОВОЙ КОД Советский патент 1970 года по МПК G01R23/10 

Устройство относится к вычислительной и электроизмерительной технике.

Известны преобразователи низких и инфранизких частот в цифровой код, содержащие блок выделения периода, соединенный с ключом, через который генератор эталонной частоты соединен со счетчиком, фиксируюии м число импульсов, пропорциональное периоду преобразуемой частоты. Блок выделения периода подключен, кроме того, к «единичному входу триггера времени преобразования, соединенного со вторым ключом, посредством которого генератор тактовой частоты соединен с цифровым генератором с параллельным переносом, подключенным своим управляемым входом к старшему разряду первого счетчика, а выходом - ко второму счетчику, регистрирующему результат преобразования входных частот. Выходы каждого i-ro разряда первого счетчика, кроме старшего разряда, подключены к потенциальному входу i-ro вентиля, импульсный вход которого соединен с выходом (п - i)-ro разряда второго счетчика, имеюШ.ИМ, как и первый счетчик, п разрядов. Выходы импульсно-потенциальных вентилей через первую логическую схему «ИЛИ, линию задержки и вторую логическую схему «ИЛИ соединены с третьим счетчиком, соединенным с «нулевым входом триггера времени преобразования. Вход второй логической схемы

«ИЛИ соедииен также с выходом второго ключа. Работа преобразователя состоит из двух этапов. На первом этапе период преобразуется в пропорциональное ему число импульсов, а на втором - это число иреобразуется в число, пропорциональное входной частоте.

Процесс преобразования числа, пропорционального периоду, в число, пропорциональное частоте, состоит в делении путем последовательного вычитания из некоторого постоянного числа (делимого) значаш,ей цифры старшего разряда числа, пропорционального периоду (делителя), причем делимое одновременно уменьшается на величину, пропорциональную весу остальных разрядов делителя.

Поскольку преобразование осуществляется путем деления делимого на значащую цифру старшего разряда делителя, последняя должна быть больше нуля, что ограничивает днапазон преобразуемых частот. Так, в случае использования двоично-десятичного счетчика, регистрирующего число импульсов, пропорциональное периоду преобразуемой частоты, устройство может преобразовать не более 10

частот, а при использовании двоичного счетчика - не более двух.

Кроме того, при иснользовавиии в счетчике периода любого кода, кроме двоичного, такой преобразователь требует применения дополтора с параллельным переносом, подключаемого к страшему разряду счетчика периода, а также дополнительного разряда в счетчике, фиксирующем чнсло, соответствующее делимому.

Цель изобретения - расширение диапазона преобразования входных частот и упрощение устройства. Достигается она тем, что в предлагаемом преобразователе выход каждого t-ro разряда счетчика, фиксирующего число импульсов, пронорциоиальное периоду, соединен с потенциальным входом i-ro вентиля, имнульсиый вход которого соединен с выходом (га+1-г)-го разряда счетчика, фиксирующего результат преобразования, а выход логической схемы «ИЛИ непосредственно соединен с- третьим счетчиком.

Это позволяет существенно расщирить диапазон преобразования входных частот, который теперь определяется лищь количесгвом разрядов счетчиков преобразователя, а также упрощает устройство в целом благодаря исключению ряда узлов и уменьшению разрядности счетчика, фнксирующего число, соответствующее делимому.

На чертеже представлена функционал1)Иая схема устройства.

Преобразователь содержит блок / выделения периода входиой частоты, геиератор 2 эталонной частоты, связанный через ключ 3, управляемый с блока выделения нериода, со счетчиком 4, в котором фиксируется чнсло импульсов, пропорциональное периоду входной частоты. Блок выделения периода подключен, кроме того, к «единичиому 1зходу триггера 5 времени нреобразования, соединенного с,ключом 6, через который генератор тактовой частоты 7 соединен со счетчико.м 8, фиксирующим результат преобразования частоты в код. Выход каждого i-ro разряда счетчика 4 соединен с потенциальным входом соответствующего i-ro вентиля, импульсный вход которого соединен с выходом («+1-г)-го разряда счетчика 8, ирнчем количество разрядов счетчиков 4 и 8 одинаково. Выходы пмпульсно-потенциальных вентилей 9 через логическую схему «ИЛИ 10 соединены со счетчиком 11, выход которого подключен к «пулевому входу триггера 5.

Работа устройства протекает в два этана. На первом этапе период входного сигнала преобразуется в пропорциональное ему чнсло импульсов путем счета числа импульсов генератора 2 эталонной частоты, прошедших в счетчик 4 через открытый в течение периода ключ 3.

Второй этап - преобразование числа импульсов в число, соответствующее входной

частоте, - начинается сразу после окончания первого. Сигнал с выхода блока выделения нериода, соответствующий моменту окончания периода, поступает на «единичный вход триггера 5, иереводя его в такое состояние,

при котором ключ 6 открывается, и импульсы генератора тактовой частоты проходят в счетчик 8. Имиульсные сигналы, появляющиеся на выходе разядов счетчика 8 в моменты, соответствующие переходам триггеров этого

счетчика из состояния «О в состояние «1, через вентили 9 и логическую схему «ИЛИ 10 поступают на вход счетчика //. Импульсный сигиал с выхода счетчика 11 возвращает триггер 5 в исходное состояние, при котором ключ

6 закрывается.

- Предмет изобретения

Преобразователь ннзких и инфранизких частот в цифровой код, содержащий имнульсно-потенциальные вентили, соединенные с логической схемой «ИЛИ, блок выделения нериода иреобразуемой частоты, соединенный через ключ, импульсный вход которого нодключеи к генератору эталонной частоты, со

входом первого счетчика и «единичным входом триггера времени преобразования; выход последнего соединен со вторым ключом, через который генератор тактовой частоты подключен ко второму счетчику; третий счетчик, выход старщего разряда которого соединен с «нулевым входом триггера времени преобразования, отличающийся тем, что, с целью расширеиия диапазона преобразования и упрощения устройства, в нем вход третьего счетчика непосредственно соединен с выходом логической схемы «ИЛИ, а выход каждого г-го разряда (где i ...п) первого счетчика соединен с потенциальиым входом 1-го вентиля, импульсный вход которого подключен к выходу (п + 1-г)-го разряда второго счетчика.