ПОЛУПРОВОДНИКОВЫЙ РЕГУЛЯТОР мощности Советский патент 1971 года по МПК G05F1/66 

Известные полупроводниковые регуляторы мощности, например, источников света, содержащие выпрямительный мост, включенный последовательно с нагрузкой, в диагональ которого включена регулируемая .RC-цепь задержки, параллельно конденсатору которой подключена обмотка импульсного трансформатора последовательно с управляющим динистором, сложны и малонадежны.

Предложенный регулятор устраняет указанные недостатки благодаря тому, что в диагональ моста параллельно цепи задержки включены последовательно регулирующий динистор с напряжением включения, превышающим напряжение питания, и вторичная обмотка импульсного трансформатора, напряжение которой В сумме с напряжением питания превышает напряжение включения регулирующего динистора.

На фиг. 1 представлена принципиальная электрическая схема предлагаемого устройства с ручным управлением; на фиг. 2 - то же, с автоматическим управлением.

Предлагаемая схема (см. фиг. 1) состоит из сопротивления нагрузки jR, соединенного последовательно с выпрямительным мостом на диодах Д1-Д4, в диагональ которого включена вторичная обмотка WBT импульсного трансформатора Тр и последовательно с ней регулируемый динистор Дрег. Параллельно обмотке и Дрег включена RC-цепь задержки, параллельно емкости которой подсоединена первичная обмотка Wnep импульсного трансформатора Тр и последовательно с ней управляюший динистор Дупр.

Предлагаемый регулятор мощности работает следующим образом. При питании схемы переменным напряжением ток через нагрузку RH не протекает, так как регулируемый динистор, напряжение включения которого превышает максимальное амплитудное значение питающего напряжения, будет закрыт до появления управляющего сигнала на вторичной обмотке WBI импульсного трансформатора.

Управляющий сигнал на WBT суммируется с напряжением сети и открывает регулируемый динистор, который остается открытым в течении оставшейся части полупериода напряжения питания. При этом через нагрузку Rs

протекает ток. После того, как ток спадает к нулю, динистор Дрег закрывается. В следующий полупериод напряжения питания динистор Дрег вновь открывается с помощью управляющего сигнала. Положение управляющего сигнала по отношению к фазе питающего напряжения задается с помощью переменного резистора , что позволяет изменить ток, протекающий через нагрузку и регулируемый динистор в требуемых пределах. Упуправляющего динистора, напряжение включения которого значительно меньше найряже кия питания U. При заряде конденсатора С до напряжения включения динистора Дупр, он открывается, и конденсатор разряжается через обмотку Wnep импульсного трансформатора, генерируя управляющий сигнал, который через повышающую обмотку WB трансформатора Тр открывает динистор Дрег. Время задержки генерирования управляющего сигнала, т. е. его фаза по отношению к питающему напряжению, определяется постоянной времени ,С-пепи задержки (величиной сопротивления резистора R).

Для автоматического управления регулятором мощности резистор .Rper заменяется транзистором Т, как это показано на фиг. 2. В этой схеме величина сопротивления перехода эмиттер-коллектор транзистора Т определяется величиной напряжения i/ynp, подаваемого на базу транзистора, и соответственно этому определяется фаза управляющего сигнала, открывающего регулируемый динистор.

Предмет изобретения

Полупроводниковый регулятор мощности, например, источников света, содержащий выпрямительный мост, включенный последовательно с нагрузкой, в диагональ которого включена регулируемая / С-цепь задержки,

параллельно конденсатору которой подключена обмотка импульсного трансформатора последовательно с управляющим динистором, отличающийся тем, что, с пелью упрощения регулятора и повышения его надежности, в

диагональ указанного моста параллельно цепи задержки включены последовательно регулирующий динистор с напряжением включения, превышающим напряжение питания, и вторичная обмотка импульсного трансфор.матора, напряжение которой в сумме с напряжением питания превышает напряжение включения регулирующего динистора.

Rpn

:gi.

Гр

31

5 Арег I Jigafl

Фиг./