УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ ЦИФРОВЫХ Советский патент 1971 года по МПК H04L1/04 

Изобретение относится к области электросвязи и может найти применение в различных системах передачи, приема и обработки цифровой информации, а также в измерительной технике.

Известно устройство фазирования регенераторов цифровых систем связи, содержащее входной каскад, фазовый детектор, управляемый делитель и опорный генератор.

Однако известное устройство обладает недостатками, заключающимися в малой его помехозащищенности и в необходимости регулировать параметры нескольких элементов схемы.

Цель изобретения - повыщсние устойчивости фазирующего устройства к случайным флуктуациям фазы входного сигнала.

Цель достигается тем, что выходы фазового детектора соответственно подключены по входам двух идентичных амплитудно-импульсных преобразователей, выходы которых через последовательно соединенные амплитудный подавитель помех и преобразователь «амплитуда-число подключены к одному из входов блока коммутации, управляющие входы которого подключены к дополнительным выходам амплитудно-импульсных преобразователей, а входы сброса блока коммутации подключены к дополнительным выходам управляемого делителя, вход «исключения-добавления которого подключен к выходу блока коммутации. На чертеже представлена схема предлагаемого устройства.

Устройство состоит из входного каскада /, выход которого соединен с одним входом фазового детектора 2. Выходы «опережения-отставания фазового детектора соединены со входом амплитудно-импульсных преобразователей 3. Каждый из этих преобразователей

состоит из последовательно соединенных преобразователя «длительность-амплитуда 4 и буферного каскада 5. Выходы амплитудно-импульсных преобразователей соединены между собой и подключены ко входу амплитудного подавителя помех 6. Выход амплитудного подавителя помех соединен со входом преобразователя «амплитуда-число 7, а выход преобразователя 7 соединен со схемой коммутации S, состоящей из двух коммутирующих

триггеров 9 и двух ключей 10.

Иервые входы триггеров 9 соединены с дополнительными выходами амплитудно-импульсных преобразователей 3. Выходы коммутирующих триггеров соединены с управляющими входами ключей 10, выходы которых соединены со входами «исключения-добавления управляемого делителя 11, на который подается сигнал от генератора 12. Второй управляемого делителя 11, являющегося выходом всего устройства фазирования. Принцип работы предлагаемого устройства заключается в преобразовании модулированных по длительности сигналов с выходов фазового детектора в амплитудио-модулированные сигналы, пропускании этих сигналов через амплитудный подавитель помех 6, преобразовании амплитудно-модулированных сигналов с выхода подавителя помех в последовательности импульсов (с числом импульсов, зависящим от амплитуды сигнала) и соответствующем распределении этих импульсов между входами «исключения-добавления управляемого делителя 11. Амплитудно-модулированные сигналы преобразуются в амплитудном подавителе помех 6 таким образом, что чем больше амплитуда входного сигиала (следовательно, чем больше величина фазового искажения), тем меньше амплитуда выходного сигнала. Таким образом ослабляется влияние сильно искаженных сигналов и повышается по.мехоустойчивость фазирующего устройства. 319 :. 510 15 20 Г ;- .ы;- i 4 . Предмет изобретения Устройство фазирования регенераторов цифровых систем связи, содержащее входной каскад, фазовый детектор, управляемый делитель и опорный генератор, отличающееся тем, что, с целью повышения устойчивости фазирующего устройства к случайным флуктуациям фазы входного сигиала, выходы фазового детектора соответственно подключены ко входам двух идентичных амплитудно-импульсных преобразователей, выходы которых через последовательно соединенные амплитудный подавитель помех и преобразователь «амплитуда-число подключены к одному из входов блока коммутации, управляющие входы которого подключены к дополнительным выходам амплитудно-импульсных преобразователей, а входы сброса блока коммутации подключены к дополнительным выходам управляемого делителя, вход «исключения-добавления которого подключен к выходу блока коммутации.

Sxoff

0A/Xffff