УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ ИЗМЕРИТЕЛЯ ИСКАЖЕНИЙ СТАРТСТОПНЫХ ТЕЛЕГРАФНЫХ СИГНАЛОВ Советский патент 1971 года по МПК H04L7/33 

Изобретение относится к технике приема телеграфных сигналов и может быть использовано для синхронизации по стартстопному циклу измерительного приемника при длине цикла 7,5 элементарных посылок.

Известны устройства циклового фазирования измерителя искажений стартстоппых телеграфных сигналов, содержащие входной блок, стартстопный триггер, стартстопный распределитель, блок формирования тактовых импульсов, одновибратор и формирователь сброса.

Однако эти устройства позволяют осуществлять правнльпую синхронизацию измерителя только при передаче текста, а при непрерывном повторении одной буквы они не отличают истинную стоповую носылку от информационных посылок такой же полярности.

Описываемое изобретение обеспечивает фазирование измерителя искажений вне зависимости от структуры текста и при нодключении его в нроизвольный момент времени к телеграфному аппарату.

Это достигается в результате того, что в устройство введен анализатор числа полупосылок, совпадающих ио полярности со стоновой, информационный вход которого соединен с выходом восстановленного текста входного блока, первый и второй тактовые входы соединены с выходами блока формирования тактов.

вход сброса подключен к общей шине сброса, стартовый вход соединен с выходом стартовых переходов входпого блока, стоповый вход - со стоповым выходом стартстоппого распределителя, а выход анализатора через одновибратор и формирователь сброса подключен к общей щине сброса. Кроме того, анализатор числа полупосылок может содержать три схемы совпадения, две схемы «ИЛИ, счетный

триггер, соединенные таким образом, что объединенный вход двух схем совпадения образует информационный в.ход анализатора, два других входа этих с.хем совпадения образуют первый и второй тактовые входы анализатора,

выходы двух схем совпадения объедпнены схемой «ИЛИ и подключены ко входу счетного триггера, выход которого подключен к первому входу третьей схемы совпадения, второй вход которой образует стартовый вход

анализатора, а выход этой схемы совпадения соединен с первым входом второй схемы «ИЛИ, второй вход которой образует стоповый вход анализатора, выход же второй схемы «ИЛИ образует выход анализатора.

На чертеже изображена функциональная блок-схема устройства.

Устройство содержит входной блок /, стартстопный триггер 2, стартстопный раснределитель 3, блок 4 формирования тактовых имполупосылок, одновибратор 12, формирователь 13.

Рассматриваются два случая работы устройства: за стартовый переход принят произвольный переход от токовой посылки к бестоковой в середине комбинации (случай ложного старта) и стартовый переход принят правильно.

В обоих случаях при появлении стартового перехода импульс входного блока / опрокидывает стартстопный триггер 2 и подготавливает к работе блок 4.

Схемы 5 и 5 совпадения формируют стробирующие импульсы в токовой посылке любой продолжительности. Первый стробирующий импульс схемы 5 формируется в конце или в середине первой полупосылки, второй импульс - в начале или в середине следующей полупосылки.

При неправильном запуске стартстоппого распределителя 3 одна из токовых посылок в середине стартстопного цикла содержит нечетное число полупосылок, и, следовательно, на выходе схемы 7 появляется нечетное число стробирующих импульсов. Эти импульсы поступают на вход триггера 8, который при нечетном количестве входных сигналов подготавливает схему 9 совпадения, на второй вход которой подаются импульсы со входного блока 1, соответствующие стартовым переходам. Таким образом, схема 9 совпадения служит для выделения правильного стартового перехода.

Сформированный импульс правильного старта после небольшой задержки одновибратором 12 устанавливает в исходное состояние стартстопный распределитель 3, блок 4 формирования тактовых импульсов и триггер 8. Это соответствует тому, что измеритель краевых искажений начинает работу с момента правильного старта.

В дальнейшем все токовые посылки в середине стартстопного цикла содержат четное число полупосылок, и на вход триггера 8 поступает четное число стробирующих импульсов, которые устанавливают триггер 8 в такое состояние, что схема 9 совпадения к моменту окончания токовой посылки окажется неподготовленной. В этом случае схема 9 устанавливается в исходное состояние один раз в стартстопный цикл импульсом, появляющимся в конце работы стартстопного распределителя 3, который соответствует окончанию элементарной посылки. Повторное включение схемы производится правильным стартовым переходом, поступающим через 7,5 посылок.

Если стробирующпе импульсы формируются с центре каждой токовой полупосылкп, то обеспечивается четкое фазирование по стартстопному циклу при искажениях переходов от токовой посылки к бестоковой до 25% и обратных переходов - до 48%.

Устройство позволяет правильно фазировать

измеритель по повторяющемуся любому знаку

и включение в середине цикла при регулировке приемников п передатчиков телеграфных

аппаратов.

Предмет изобретения

1. Устройство циклового фазирования измерителя искажений стартстопных телеграфных сигналов, содержащее входной блок, стартстопный триггер, стартстопный распределитель, блок формирования тактовых импульсов,

одновпбратор и формирователь сброса, отличающееся тем, что, с целью обеспечения фазирования измерителя искажений вне зависимости от структуры текста п при подключении его в произвольный момент времени к телеграфному аппарату, в пего введен апалпзатор числа полупосылок, совпадающпх по полярности со стоповой, ипформациоппый вход которого соединен с выходом восстановленного текста входного блока, первый и второй тактовые входы соединены с выходами блока формирования тактов, вход сброса подключен к общей шпне сброса, стартовый вход соединен с выходом стартовых переходов входного блока, стоповый вход - со стоповым выходом

стартстопного распределителя, а выход анализатора через одновибратор п формирователь сброса подключен к общей шине сброса.

2. Устройство по п. 1, отличающееся тем, что анализатор числа полупосылок, совпадающих по поляриости со стоповой, содержит три схемы совпадения, две схемы «ИЛИ, счетный триггер, соединенные так, что объединенный вход двух схем совпадения образует информационный вход анализатора, два других входа

этих схем совпадения образуют первый и второй тактовые входы анализатора, выходы двух схем совпадения объединены схемой «ИЛИ и подключены ко входу счетного триггера, выход которого подключен к первому

входу третьей схемы совпадепия, второй вход которой образует стартовый вход анализатора, а выход этой схемы совпадения соединен с первым входом второй схемы «ИЛИ, второй вход которой образует стоповый вход анализатора, выход же второй схемы «ИЛИ образует выход анализатора.