Устройство для фазирования электронного телеграфного приемника Советский патент 1984 года по МПК H04L7/02 

Изобретение относится к телеграф ной связи и может быть использовано в устройствах передачи данных, Известно устройство циклового фазирования стартстопных телеграфных сигналов, содержащее приемный блок, стартстопный триггер, стартстопный распределитель, блок формир вания тактовых импульсов, одновибра тор и формирователь сброса, а также анализатор числа полупосьшок, инфор мационный вход которого соединен с выходом восстановленного текста приемного блока, первый и второй тактовые входы соединены с выходами блока формирования тактов, вход сброса подключен к общей шине сброса, стартовый вход соединен с выходом стартовых переходов приемного блока стоповый вход - со стоповым выходом стартстопного распределителя, а выход анализатора через одновибратор и формирователь сброса подключен к общей- шине сброса fj , Недостатком данного устройства является низкая точность фазирования. Наиболее близким к предлагаемому по техническому решению является устройство для фазирования электронного телеграфного приемника, содержащее приемный блок, выход которого через первую дифференцирующую цепь Подключен к первому входу первого элемента И, к второму входу которого подключен выход первого триггера, а через вторую дифференцирующую цепь к первому входу второго элемента И, к второму входу которого подключен в-ход второго триггера, причем выход первого элемента И подключен к первому входу первого элемента ИЛИ, а выход второго элемента PI - к первому входу третьего триггера, последовательно соединенные, задающий генератор, первый ключ и распределиразрядов которого подключены, соответственно к входам первого и второг триггеров, последовательно соединенные второй ключ, к входу которого подключен выход задающего генератора первый счетчик и первьш дешифратор,а также стартстопный триггер, третий и четвертьй элементы И и второй элемент ИЛИ, при этом выходы дешифратор непосредственно и через третий элемент И подключены к входам четвер37того триггера. выхоя которого подключен к первому входу третьего элемента И и через третью дифференцирующую цепь - к другому входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, выход которого подключен к первому входу стартстопного триггера, к второму входу которого подключен выход приемного блока, а выход стартстопного триггера через .третий элемент И подключен к управляющему входу первого ключа, вькод четвертого триггера через последовательно соединенные третью дифференцирующую цепь и пятый триггер подключен к управляющему входу второго ключа, выход первого элемента ИЛИ подключен к соответствующим входам счетчика и пятого триггера, а выход распределителя тактов подключен к ссответствующим входам третьего триггера, третьего элемента И и второго элемента ИЛИ 2j . .Недостатком известного устройства является низкая точность фазирования. Цель изобретения - повьшгение точности фазирования, . I Поставленная цель до.Ьтигается тем, что в устройство для фазирования электронного телеграфного приёмника, содержащее приемный блок, выход которого .через первую дифференцирующую цепь подключен к первому входу первого элемента И, к второму входу которого подключен выход первого триггера, а через вторую диффе- . ренцирующую цепь - к первому входу второго элемента И, к второму входу которого подключен выход второго триггера, причем выход первого элемента И подключен к первому входу первого элемента ИЛИ, а выход второго элемента И - к первому входу третьего триггера, последовательно соединенные задающий генератор, первый ключ и распределитель тактов, выходы соответствующ1 х разрядов . которого подключены соответственно к входам первого и второго триггеров, последовательно соединенные второй ключ, к входу которого подключен рыход задающего генератора, первый счетчик и первый дешифратор, а также стартстопньй триггер, третий и четвертьш элементы И и второй элемент ИЛИ, введены последовательно соединенные второй счетчик и второй дешифратор, при этом установочньй вход второго счетчика объединен с соотБВТствующим входом второго триг irepa, а к счетному входу второго |счетчика подключен выход третьего элемента И, к входам которого подкл чены соответственно выход второго триггера и выход второго элемента ИЛИ к входам которого подключены соответственно выходы первой и второй дифференцирующих цепей, выходы первого и .второго дешифраторов подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к установочному входу первого счетчика и к второму Входу третьего триггера, прямой и инверсный выходы которого подключены соответственно к управляющему входу второго ключа и к первому входу чет вертого элемента И, к второму входу которого подключен выход второй диф ференцирующей цепи, а выход четвертого элемента И подключен к первому входу стартстопного триггера, к вто рому входу которого подключен выход распределителя тактов,а выход старт стопного триггера подключен к управ ляющему входу первого ключа. На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 - вариан вьшолнения распределителя тактов; на фиг. 3 - временные диаграммь работы распределителя тактов и формирователя зон. Устройство для фазирования элект ронного телеграфного приемника содержит приемный блок 1, задающий генератор 2, распределитель тактов 3 первую 4 и вторую 5 дифференцирующие цепи, первый 6 и второй 7 счетчики, первый 8 и второй 9 дешифраторы, первый 10 и второй 11 ключи, стартстопный триггер 12, первы третий триггеры 13 - 15, первый 16 и второй 17 элементы ИЛИ, первый четвертый элементы И 18 - 21. Устройство фазирования электронного телеграфного приемника работает следующим образом. Сигнал из канала связи (фиг. За) поступает в приемный блок, где происходит его согласование по уровню. Стартовьш переход, пройдя приемный блок 1, дифференцирующую цепь 5, по- 55 ступает на вход четвертого элемента И 21 и при наличии в исходном состоянии разрешающего потенциала с выхода третьего триггера 15 устанавливает старт-стопный триггер 12 в еди- ничное состояние. При .этом разрешается прохождение тактовых импульсов задающего генератора 2 через первый ключ 10 на распределитель тактов 3. Распределитель тактов 3 в течение стартстопного цикла вырабатывает такты, по которым производится регистрация посыпок, а также четьфе последовательности импульсов а , Ь, С и с (фиг. 2,б-д). Под воздействием последовательности импульсов 01 и Ь второй триггер, 14 вьфабатывает запрещенные зоны, внутри которых не должно быть фронтов сигнала при синфазной работе распределителя тактов 3, а под воздействием последовательности импульсов и CJ первый триггер 13 вырабатывает ра:зрешенные зоны, которые формируются вокруг точек, , в которых может произойти смена полярности сигнала при синфазной работе распределителя тактов 3. Распределитель тактов 3 представляет собой регистр сдвига, с определенных выходов которого снимают сериюрегистрирующих импульсов, последовательности импульсов Q , Ь , с и d (фиг. 2,б-д). Одноименные выходы распределителя 3 объединены элемен- тон ИЛИ. С выхода элемента И сигнал поступает на соответствующий вход первого 13 и второго 14 триггеров с помощью которых формируются запрещенные и разрешенные зоны (фиг. 2ж,з).При синфазной работе распределителя тактов 3 и при отсутствии переходов в запрещенных зонах подстройка фазы не производится. Если какая-либо смена полярности сигнала из единицы в ноль происходит во время запрещенных зон, то импульс с выхода дифференцирующей цепи 5, пройдя второй элемент И 19, поступает на вход третьего триггера 15 и устанавливает его в единичное состояние, запредая поступление переходов типа стартового на вход стартстопного триггера 12 и разрешая прохождение тактовых импульсов через второй ключ 1 1 на счетный вход первого счетчика 6, который подсчитывает количество.тактов,период следования которых равен длительности одной посылки. Емкость первого счетчика 6 при цикле работы распределителя тактов 3 Тц 7, (где f - длительность единичной посьцрки) равна 7.. Дальнейшая i работа схемы зависит от того, чем был вызван фронт сигна ла, попавшего в запрещенную зону. Если под воздействием помехи фронт типа стартового искажается и попадает в запрещенную зону, то сле дом за ним идут фронты, совпадающие во времени с разрешенными зонами. Первый из них вьделяется дифференцирующей цепью 4 и, проходя первьй элемент ИЛИ 16, устанавливает третий триггер 15 в исходное (нулевое) состояние, т.е. готовит схему к анализу стартового перехода в запре щенной зоне. При появлении дробления, на:чинаю щегося и заканчивающегося в предела одной запрещенной зоны, фронты, выз ванные дроблением, выделяются на ди ференцирукяцих цепях 4 и 5, проходя первьй элемент ИЛИ 17 и третий элемент И 20, поступают на счетный вход второго счетчика 7, емкость ко торого равна 2. При наличии двух и более фронтов в пределах одной запрещенной зоны на выходе второго дешифратора 9 .появляется сигнал, который пройдя первьй элемент ИЛИ 16, осуществляет сброс третьего триггера 15 и запрещает до конца данной запрещенной зоны его уста новку в единичное состояние. Третий триггер 15 запрещает прохождение тактовых импульсов с выхода второго ключа 11 на первый счетчик 6, и в конце запрещенной зоны происходит сброс счетчика в исходное состояние В этом случае подстройка фазы распр делителя тактов 3 не происходит. Если фронт, попавший в запрещенную зону, вызван асинфазной работой распределителя тактов 3, то в дальнейшем остальные фронты данного стар стопного цикла распределителя тактов 3 также попадают в запрещенные зоны. При этом до конца стартстопного цикла сброс третьего триггера и первого счетчика 6 не производится. Первый счетчик 6 продолжает подсчет тактов, поступающих с задающего генератора 2, емкость первого счетчика 6, как было указано выше, равна количеству посылок в стартстопной комбинации. В конце данного стартстопного цикла- распределитель тактов 3 производит, сброс стартстопного триггера 12 в исходное состояние, при этом тактовые импульсы задающего генератора 2 не поступают на распределитель тактов 3, Первый счетчик 6 продолжает считать такты и заканчивать счет в момент, непосредственно предшествующий моменту прихода первого фронта, который попал в запрещенную зону в предьщущем стартстопном цикле. Этот фронт и является истинным стартовым переходом. Поэтому по окончании счета первого счетчика 6 на выходе первого дешифратора 8 появляется сигнал, которьй, пройдя первый элемент ИЛИ 16, сбрасывает третий три1- тер 15, чем разрешает запуск стартстопного триггера 12 истинным стартовым переходом. Если при асинфазной работе распределителя тактов 3 в запрещенные зоны попадает дробление, начинающееся и заканчивающееся в пределах данной зоны, и все последующие переходы попадают в запрещенные зоны, то первый счетчик 6 запускается первым фронтом, пришедшим в запрещенную зону после дробления, что соответствует истинному стартовому переходу, так как третий триггер 15 запрещает работу первого счетчика 6 до конца запрещенной зоны и будет готов к установке в единичное состояние в следующей запрещенной зоне. Это позволяет уменьшить возможность пропуска истинного стартового перехода в течение стартстопного цикла при асинфазной работе распределителя 3 тактов. Btod «//.y

УСТРОЙСТВО ДЛЯ ФАЗИРОВАНИЯ ЭЛЕКТРОННОГО ТЕЛЕГРАФНОГО ПРИЕМНИКА, содержащее приемньй блок, выход которого через первую дифференцирующую цепь подключен к первому входу первого элемента И, к второму входу которого подключен выход первого триггера, а через вторую дифференцирующую цепь к первому входу второго элемента И, к второму входу которого подключен выход второго триггера, причем выход первого элемента И подключен к пер ному входу первого элемента ИДИ а выход ВТОРОГО элемента И - к первому входу третьего триггераj последовательно соединенные задающий генератор, первьй ключ и распределитель тактов, выходы соответствующих разрядов которого подключены соответственно к входам первого и второго тригге-. РОВ. последовательно соединенные второй ключ, к входу которого подключен выход задающего генератора, первый счетчик и первьй дешифратор, а также стартстопный триггер , третий и четвертый элементы И и второй элемент ИЛИ, отличающееся тем, что, с целью повьшения точности фазирования, в него введены последог вательно соединенные второй счетчик и второй дешифратор, при этом установочный вход второго счетчика объединен с соответствуюпщм входом второго триггера, а к счетному входу второго счетчика подключен выход третьего элемента И, к входам которого подключены соответственно выход второго триггера и выход второго элемента ИЛИ, к входам которого подключены соответственно выходы первой и второй дифференцирующих цепей, выходы первого и второго дешифраторов подключены к соответствующим входам первого элемента ИЛИ, выход которого подключен к установочно 1у входу первого счетчика и к второму входу треть его триггера, прямой и инверсный выходы которого подключены соответственно к управляющему входу второго. ключа и к первому входу четвертого элемента И, к второму входу которого подключен выход второй дифференцирующей цепи, а выход четвертого элемента И подключен к первому входу стартстопного триггера, к второму входу которого подключен выход распределителя тактов, а выход стартстопного триггера подключен к управляющему входу первого ключа.

0t/f.S

,Pti

и l 2. 3 I I J Стоп S II I (I 1

Фиг.