Изобретение относится к устройствам аналоговой вычислительной техники и может быть использовано, например, при определении характеристик случайных процессов.
Известны устройства для вычисления мгиовенного среднего значения входного сигнала. Они содержат интегратор, на вход которого подается исследуемый процесс, преобразователь, генерирующий напряжение, которое изменяется обратно пропорционально времени, и неремножитель, входы которого связаны с входами преобразователя и интегратора. Однако вычисление в этих устройствах может производиться в течение ограниченного отрезка времени. Это вызвано тем, что вход интегратора соединен непосредственно с общим входом устройства. При этом на выходе интегратора напряжение соответствует интегратору от входного сигнала и может достигать весьма больших значений при больших отрезках времеии интегрирования, в то время как мгновенное значение постоянной составляющей может быть небольшим. Поэтому при больших отрезках времени вычисления, узлы, с помощью которых реализован интегратор в протбтипе, должны иметь весьма большой динамический диапазон. Для всякого реального устройства динамический диапазон ограничен. Ограничение же динамического диапазона соответствующих узлов (как правило интегратор выполняется в виде операционного усилителя с емкостной обратной связью) и приводит к сокращению верхнего предела отрезка времени, в течение которого мои-сет производиться вычисление.
С помощью предлагаемого устройства расширяется диапазон возможных значений времени вычисления за счет такого построения схемы, которое при том же, что и у прототипа, динамическом диапазоне интегратора, допускало бы большие величины времени вычисления либо при одинаковом максимальном времени вычисления допускало бы существенное снижение требований к динамическому диапазону соответствующих узлов. Для этого в схему введено вычитающее устройство, связанное с общим входом схемы, на выход перемножителя включен интегратор и введена цепь обратной связи с выхода интегратора на второй вход вычитающего устройства.
На чертеже изображена схема устройства.
Схема содержит вычитающее устройство 1, один из входов которого связан с общим входом схемы, а выход соединен с входом перемножителя 2. Второй вход перемножителя связан с выходом преобразователя 3, а выход перемиожителя подключен ко входу интегратора 4. Выход интегратора связан со вторым входом вычитающего устройства.
Входное напряжение с общего входа устройства поступает на вычитающее устройство /. На второй вход вычитающего устройства подан сигнал с выхода и 1тегратора 4 (этот же сигнал является одновременно выходным сигналом всей схемы). Напряжение с выхода вычитающего устройства, пропорциональное разности входного и выходного сигналов, поступает на перемнол итель 2, на другой вход которого поступает напряжение с выхода преобразователя 3, изменяющееся обратно пропорционально времени. Выходное напряжение перемножителя 2 .поступает на И1ггегратор 4Сигнал с выхода интегратора есть выходной сигнал всего устройства, который является мгновенным средним значением входного сигнала.
Выходное напряжение интегратора отвечает мгновенному среднему значению входного сиг- 20
нала, а не интегралу от-входного сигнала, как это имеет место в известных устройствах. При одинаковом динамическом диапазоне интегратора предлагаемая схема допускает значительно большее значение верхнего предела времени вычисления.
Предмет изобретения
Устройство для вычисления мгновенного среднего значения, содержащее функциональный преобразователь, соединенный с перемножителем, и интегратор, отличающийся тем, что, с целью повышения точности вычисления,
в устройство дополнительно введено вычитающее устройство, один вход которого подключен ко входу устройства, другой вход - к выходу интегратора и выходу устройства, а выход вычитающего устройства через перемножитель подключен ко входу интегратора.
выход
