АНАЛОГОВОЕ УСТРОЙСТВО ДЛЯ ЗАПОМИНАНИЯ ОДНОКРАТНЫХ ПРОЦЕССОВ Советский патент 1972 года по МПК G11C27/00 G11C11/08 

Предложенное устройство относится к области автоматики и вычислительной техники и может быть использовано для исследования однократных процессов в радиолокации, радиотехнике, ядерной физике, электротехнике и во многих других областях науки и техники.

Для записи и последующего многоразового считывания однократных процессов применяют устройство с нспользовапием подвижных магнитных носителей информации (ленты, барабаны, диски), а также электроннолучевые запоминающие трубки с видимым изображением. Такие устройства характеризуются конструктивной сложностью, малой надежностью и высокой стоимостью.

Пзвестно также устройство с неподвижными магнитными аналоговыми элементами памяти, в котором используется квантование процесса по времени, запоминание значений процесса, соответствующих моментам квантования, в отдельных элементах памяти, а также интерполяция запомненных значений при считывании. Для записи информации в элементы памяти в этом устройстве применяют импульсную отрицательную обратную связь, причем обегание элементов памяти происходит при наличии коммутирующих элементов в цепи записываемого сигнала при записи и в цепи считываемого сигпала при считывании, что снижает быстродействие и точность устройства.

Цель изобретения - повыщение быстродействия и надежности аналогового устройства для запоминания однократных процессов.

Это достигается тем, что цепи входного сигпала элементов аналоговой памяти соединены между собой последовательно-согласно, в каждом элементе аналоговой памяти введена цепь опорного сигнала, состоящая из двух дополнительных обмоток, расположенных в малых отверстиях трансфлюксоров и связанных последовательно-согласно. Цепи опорного сигнала всех элементов соединены последовательно-согласно и подключены к входу интегратора-усилителя онорного сигнала, выход которого подсоединен к входу опорного канала фазочувствительного выпрямителя, а вход основного канала последнего связан с выходом интегратора-усилителя выходного сигнала, к входу которого подключены цепи выходного сигнала всех элементов, соединенные последовательносогласно. Последовательно связанные цепь считывания и ключ считывания каждого разряда подсоединены к источнику переменного напряжения считывания через ключ, общий для всех разрядов, а последовательно связанные цепь записи и ключ записи каждого разряда подключены к источнику постоянного напряжения через другой ключ, общий для всех разрядов. Управляющий вход ключа считывания соединен с выходом соответствующего

разряда регистра, а управляющий вход ключа записи - с выходом предыдущего разряда регистра.

Обегание элементов памяти, содержащих два трансфлюксора и формирующий сердечник с обмотками, образующими цепь входиого сигнала, цепь выходного сигнала, цепь записи и цепь считывания, происходит в присутствии коммутирующих элементов в цепи записываемого сигнала при записи и в цепи считываемого сигнала при считывании. Запись информации в отдельный элемент памяти осуществляется в течение одного короткого такта воздействия на элемент памяти величины, являющейся носителем информации.

На фиг. 1 показана схема предложенного устройства; на фиг. 2 - схема отдельного элемента аналоговой памяти; на фиг. 3 - схемы ключей записи и считывания, на фиг. 4, а, б - временные диаграммы.

Предложенное аналоговое устройство для запоминания однократных процессов содержит разрядную линейку элементов памяти li-ln, в каждом из которых образованы цепь 2 входиого сигнала, цепь 3 выходного сигнала, цепь 4 опорного сигнала, цепь 5 считывания, цепь 6 записи и цепь 7 положительной обратной связи. Цепи входного сигнала соединены последовательно-согласно и через ключ 8 подключены к источнику 9 входного сигнала. Цепи выходного сигнала соединены последовательно-согласно и подключены к входу питегратора-усилителя 10 выходного сигнала. Цепи опорного сигнала связаны последовательно-согласно и подключены к входу интегратораусилителя 11 опорного сигнала. Выход интегратора-усилителя 10 подключен к входу 12 основного канала фазочувствительного выпрямителя 13, к входу 14 опорного канала которого подсоединен выход интегратора-усилителя 11. Цепь 5 каждого элемента памяти подключена к источнику 15 переменного напряжения считывания через ключ 16 и контакты 17 ключа 18i-18п считывания. Цеиь 6 записи каждого элемента памяти подсоединена к источнику 19 постоянного напряжения через ключ 20 и контакты 21 ключа записи 22i-22п, к входу 23 положительной обратной связи которого подключена цепь 7. К управляющему входу 24 ключа 18-i-ISn подсоединен выход 25 соответствующего разряда сдвигающего регистра, образуемого статическими триггерами 26о-2б„, который подключен также к управляющему входу 27 ключа записи последующего разряда.

Элемент аналоговой памяти (фиг. 2) содержит трансфлюксоры 28, 29 и формирующий сердечник 30 с обмотками. Обмотки 31, соединенные встречно, образуют цепь входного сигнала; обмотки 32, подключенные встречно - цепь выходного сигнала. Обмотки 33, связанные согласно, образуют цепь опорного сигнала. Обмотки 34, соединенные согласно - цень считывання. Обмотки 35 и 36, подключенные согласно, создают цепь сброса; обмотки 37,

соединенные согласно, образуют цепь установки и нагружают обмотку 38 установки формирующего сердечника 30.

Обмотка 39 образует цепь записи; обмотка

40 - цепь положительной обратной связи с

ключом записи. Геометрические размеры

трансфлюксоров и число витков симметричных

обмоток одинаковы.

Ключ считывания (фиг. 3) содержит транзистор 41, диоды 42, 43, конденсатор 44 и сопротивлепия 45, 46, 47. Ключ записи содержит

транзистор 48, диод 49, сопротивления 50, 51

и конденсатор 52.

Основные режимы работы устройства - режимы записи и считывания.

В режиме записи устройство работает следующим образом. Перед началом записи осуществляется сброс элементов памяти, т. е. трансфлюксоры и формирующий сердечник устанавливаются в положение отрицательного насыщения - Ф,. путем подачи в цепи сброса (обмотки 35 и 36) импульса тока соответствующей величины и полярности. Триггерьг.- 26п сдвигающего регистра занимают положепие «пуль, а триггер 26 - положение «единица. Замкнутый ключ 20 подключает источник 19 постоянного напряжения к цепи 6 и ключу 22 для всех разрядов, при этом ключ 16 разомкнут. Замкнутый ключ 8 подсоединяет источник 9 входного сигнала к цепям входного сигнала. В каждой обмотке 31 трансфлюксоров всех элементов памяти создается м.д.с., пропорциональная сигналу, подлежащему запоминанию, величина которой недостаточна для необратимого перемагиичивания трансфлюксоров вокруг большого отверстия. Одновременно с началом процесса, подлежащего запоминанию, «единица переходит из нулевого разряда регистра в первый. На выходе 25 триггера 26 происходит отрицательный скачок напряжения, который поступает па управляющий вход 27 ключа .22).

В цепи базы транзистора 48 ключа записи 22i протекает импульс тока, приоткрывающий транзистор, вследствие чего перемагпичивается формирующий сердечник 30 элемента li памяти из состояния - Фг в состояние + Фг, а на вход 23 ключа 22 поступает сигнал положительной обратной связи из цепи 7 элемента /1, который поддерживает транзистор 48 в насыщенном состоянии до полного перемагничиваиия формирующего сердечника.

Развиваемый при этом в обмотке 38 формирующего сердечника импульс напряжения должен обладать вольт-секундной площадью такой величины, чтобы было возможно перемагничивание обоих трансфлюксоров элемента памяти до состояний, определяемых остаточными потоками Фост и Фост трансфлюксоров 28, 29 соответственно и равными примерно

при отсутствии тока входного сигнала. Магнитодвижущие силы, создаваемые током входного сигнала, способствуют перемагничиванию одного из трансфлюксоров и препятствуют перемагничиванию другого импульсом напряжения, развиваемым в обмотке 38 формирующего сердечника. По окончании полного перемагничивания формирующего сердечника из состояния - Фг в состояние + Фт транзистор 48 запирается, а состояние элемента памяти характеризуется разностью потоков, записанных вокруг больших отверстий трансфлюксоров АФ Фост - Фост, которая зависит линейно от тока входного сигнала в достаточно щироком диапазоне его возможных значений в момент перемагничивания формирующего сердечника.

По истечении времени, соответствующего интервалу квантования по времени процесса, подлежащего запоминанию, «единица переходит из первого разряда регистра во второй. При этом в трансфлюксоры элемента h аналогично происходит запись разности АФ, которая пропорциональна току входного сигнала в этот момент и т. д. Режим записи заканчивается в момент ухода «единицы из п-го разряда.

Временные диаграммы (фиг. 4) поясняют работу устройства в режим записи (а - обозначает изменение во времени тока входного сигнала, б - напряжение на выходе фазочувствительного выпрямителя, во, Si, 62,..., вп-i, вп - изменение во времени состояний разрядов регистра, пунктирные линии -величины сигналов, фиксируемых в элементах памяти).

В режиме считывания устройство работает следующим образом.

Регистр в режиме считывания работает так же, как и в режиме записи, но в случае необходимости многократного последовательного считывания регистр замкнут. Замкнутый ключ 16 подключает источник 15 переменного напряжения к цепи 5 считывания и ключу 18 считывания для всех разрядов.

Сопротивления 46, 47 и величина + Еа положительного смещения выбирают таким образом, чтобы обеспечить отрицательное напряжение на переходе база-эмиттер транзисторов 41, если в соответствующих им разрядах записаны «нули, и достаточный положительный ток через базы транзисторов 41 для полного насыщения, если в соответствуюн1ем разряде записана цепь разряда, переменный ток, поскольку для коттдснсатора 44 отсутствует цепь разряда, переменный ток не протекает по соответствующим цепям считывания, а во втором случае протекает ток, величина которого определяется в основном цепочкой 44, 45.

Таким образом, в исходном состоянии регистра, когда его нулевой разряд находится в состоянии «единица, а все остальные разряды в состоянии «нуль, токи считывания не протекают по цепям считывания, выходной и опорный сигналы отсутствуют, на выходе фазочувствительного выпрямителя 18 напряжение отсутствует. При переходе «единицы в первый разряд насыщается транзистор 41 ключа }8i, и по цепи 5 элемента /i протекает переменный ток.

Выходной сигнал, наводимый в цепи 3 элемента 1, поступает на вход интегратора-усилителя 10 выходного сигнала, на выходе которого напряжение, близкое по форме к меандру, имеет амплитуду, пропорциональную разности АФ потоков, записанный вокруг больших отверстий трансфлюксоров элемента /i памяти, а фаза его определяется знаком этой разности.

Выходное напряжение интегратора-усилителя 10 поступает на вход 12 основного канала фазочувствительного выпрямителя 13. Опорный сигнал, наводимый в цепи 4 элемента /i, подается на вход интегратора-усилителя //

опорного сигнала, на выходе которого напряжение, близкое по форме к меандру с амплитудой, пропорциональной сумме Фост + -if- Фост Фг, практически не зависит от разности АФ. Выходное напряжение интегратораусилителя 11 поступает на вход 14 опорпого канала фазочувствительного выпрямителя 13, на выходе которого возникает напряжение, пропорциональное разности АФ. Эта разность пропорциональна величине входного сигнала,

имевшей место в момент перехода «единицы из нулевого разряда регистра в первый в режиме записи.

Пусть далее «единица переходит из первого разряда регистра во второй. Ключ ISz считывания и элемент /2 памяти работают аналогично. На выходе фазочувствительного выпрямителя возникает напряжение, пропорциональное величине входного сигнала в соответствующий момент времени, и т. д.

Предмет изобретения

Аналоговое устройство для заноминания однократных процессов, содержащее разрядную линейку элементов аналоговой памяти, каждый из которых содержит два трансфлюксора и формирующий сердечник с обмотками, образующими цепь входного сигнала, цепь выходного сигнала, цепь записи, цепь считывания, и регистр сдвига с потенциальными выходами, подключенными к разрядным линейкам ключей записи и считывания, отличающееся тем, что, с целью повышения быстродействия и надежности работы устройства, цепи

входного сигнала элементов аналоговой памяти соединены между собой последовательносогласно, в каждом элементе аналоговой памяти введена цепь опорного сигнала, состоящая из двух дополнительных обмоток, расположенных в малых отверстиях трансфлюксоров и соединенных последовательно-согласно, причем цепи опорного сигнала всех элементов соединены последовательно-согласно и подключены к входу интегратора-усилителя опорного сигнала, выход которого подключен к входу опорного канала фазочувствительного выпрямителя, а вход основного канала последнего соединен с выходом интегратора-усилнтеля выходного сигнала, к входу которого подтов, соединенные последовательно-согласно; последовательно соединенные цепь считывания и ключ считывания каждого разряда подсоединены к источнику переменного напряжения считывания через ключ, общий для всех разрядов, а последовательно соединенные цепь записи и ключ записи каждого разряда подсоединены к источнику постоянного напряжения через другой ключ, общий для всех разрядов, причем управляющий вход ключа считывания соединен с выходом соответствующего разряда регистра, а управляющий вход ключа записи соединен с выходом предыдущего разряда регистра.

h JjUЬ

2г

is

T-W

7Цг ( п tdn jT7

7if3t Jf

6

fu2.2

18