Изобретение относится :К логическим устройствам, в частности к тем, которые работают по принципу предельной функциональной схемы.
Известны пороговые логические элементы, содержащие дифференциальные усилители на транз-исторах, коллекторы которых подсоединены к суммирующим резистОрам и базам транзисторов выходного дифференциального усилителя, служащего для идентификации состояния на выходе.
Недостатком извест.ных пороговых логических элементов является узкий диапазон суммирующих напряжений.
Целью изобретения является расширение диапазона суммирующих напряжений.
Эта цель достигается благодаря тому, что 1между истоковыми электродами транзисторов дифференциальных усилителей устройства и их общими эмиттерными резисторами включены истоковые и стоковые электроды дополнительных резисторов, управляющие электроды которых подсоединены к одному из источников эталонного напряжения.
Принципиальная схема предложенного логического элемента дана «а чертеже.
Пороговый логический элемент содержит дифференциальные усилители /, 2, 3, в состав «оторых входят п-р-п-т,ранз№сторы 4, 5, 6 с
лодключенным.и к х 5мнттерам элементами 7, 8, 9 стабилизации тока.
Эти элементы действуют таким образом, что колебания входных сигналов не влияют 5 на суммирующее напряжения. Поэтому предельное значение функциональной схемы может быть повышено, а на входе можно ввести большое число дифференциальных усилителей. Предельное значение схемы повышается и за счет того, что в ответвление эмиттера выходного дифференциального усилителя 10 введен элемент стабилизации тока 1L
Элементы 7, 8, 9, 11 стабилизации тока состоят из транзисторов 12-15 и резисторов /5-19. К базе каждого из этих транзисторов подводится эталонное напряжение от первого источника 20. Этим источником эталонного напряжения управляет второй источник 21 эталонного напряжения, которым, в свою очередь, управляет третий источник 22 эталонного напряжения. Источник 22 содержит, Н0(мимо резисторов 23 и 24, диод 25, служащий для компенсации температуры транзистора, включенного в источник 21 эталонного напряжения.
Для дальнейшего повышения предельного значения схемы симметрично ограничивают суМ:Мирующие напряжения относительно их среднеарифметического значения за счет под:ключения двух встречно-параллельно соединенных диодов 26 и 27 между базами транзисторО;В 28 и 29 выходного дифференциального усилителя 10. Вместо диодов 25, 26, 27 могут (быть использаваны р-п-переходы между базой и амиттером транзисторов. При этом с целью достижения меньшего дифференциального соП;роти1вления в ц.ропускном направлении предпочтительно соединять коллектор этих транзисторов с их базой.
Увеличение числа входов 1возможно за счет подключения параллельно тра нзист рам дифференциальных усилителей /, 2, 3, нагруженным выходными сигналами, других активных элементов, например транзисто.ров 30, 31, 32, коллекторами и эмиттерами, базы которых являются дополнительными входаими.
Число параллельно подключенных транзисторов :мож«о менять. Вместо транзистора может быть введен другой aiктивный элемент, причем вместо эмиттера должен быть подключен испускающий электрод, вместо базы- управляющий электрод и вместо коллект01ра- поглощающий электрод.
Предмет изобретения
1. Пороговый логический элемент, содержащий дифференциальные усилители на транзисторах, стоковые : электроды которых подсоединены к одному из оуммирующих резисторов, подключенных к управляющим
электродам транзисторов выходного дифференциального усилителя, источники эталонного нан ряжения, отличающийся тем, что, с целью расширения диапазона сумми рующих
напряжений, между истоковыми элект,рода;ми транзисторов всех дифференциальных усилителей и их общими эмиттерными резисторами нключень истоковые и стоковые электроды дополнительных транзисторов, уцраеляющие
электроды которых подсоединены к одному из источников эталонного напряжения.
2.Пороговый логический эле-мент по и. 1, отличающийся тем, что в нем транзисторы представляют собой п-р-л-транзисторы, причем их эмиттеры включены как истоковые электроды, базы - как управляющие электроды, а коллекторы - как стоковые электроды.
3.Пороговый логический элемент по п. 1, отличающийся тем, что между управляющими электродами транзисторов выходного дифференциального усилителя подсоединены два встречно параллельно включенных р-«-перехода.
4. Пороговый логический элемент по п. 3, отличающийся тем, что в качестве р-га-переходов используются переходы база-эмиттер транзисторов, при этом коллектор каждого TpaH3«cTOipa соединен с его базой.
15
10
название | год | авторы | номер документа |
---|---|---|---|
Стабилизированный конвертор | 1979 |
|
SU892425A1 |
УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЭЛЕКТРОСТАТИЧЕСКИХ ПОТЕНЦИАЛОВ | 1993 |
|
RU2083990C1 |
Реле времени | 1980 |
|
SU892721A1 |
Устройство для защиты электропотребителя от перенапряжений | 1980 |
|
SU936160A1 |
Реле времени | 1978 |
|
SU782011A1 |
Устройство для стабилизации импульсного тока нагрузки | 1986 |
|
SU1352472A1 |
Формирователь прямоугольных импульсов | 1983 |
|
SU1112540A1 |
Устройство для измерения магнитной восприимчивости | 1980 |
|
SU907485A1 |
Устройство для регулирования тока якоря электродвигателя | 1976 |
|
SU656169A1 |
СТАБИЛИЗИРОВАННЫЙ ИСТОЧНИК ПОСТОЯННОГО ТОКА | 2002 |
|
RU2220438C1 |
Авторы
Даты
1973-01-01—Публикация