УСТРОЙСТВО для ЦИФРОВОЙ ИНДИКАЦИИ Советский патент 1973 года по МПК G09G3/10 

,1

Изобретение относится к и вычислительной тех1нике и предназначено для вывода И1нфор1ма.ци1И в цифровой аппаратуре.

В известном уютрюйстзе для цифровой индикации, содержащем цифровые иидикаторы, соединенные через формирователи с дешифратором, комм:утирующие элементы, связанные с формирователями оипнала запятой и с И:Ндицируемым И декадами, и логические схемы, имеет место- свечение нулей перед первой значащей цифрой отсчета.

Предлагаемое устройство содержит триггер запрета и реверсивный комм;утатор, вход которого подключен к объединенным выходам коммутирующих элементов, связанных с формирователями сигнала запятой, первый и последний выходы реве|рсивного коммутатора соединен со входом триггера запрета, второй вход реверсивного коммутатора соединен через схему «НЕ с нулевым выходом дешифратора и первым входом схемы совладения, а выход триггера зап/рета подключен ко второму входу схемы совпадения. Такое выполнение устройства обеспечивает гашение незначащих нулей перед первой значащей цифрой.

На чертеже схематически представлено предлагаемое устройство для цифровой индикации.

Устройство содержит: индицируемые декады /; коммутирующие элементы 2, 3; формирователи 4 сигнала занятой; реверсивный коммутатор о; дешифратор 6; формирователи 7; цифровые индикаторы 8; схему 9 совпадения; триггер 10 запрета; схему «НЕ И; фор1.лгирователь 12.

Устройство работает следующим образол. В момент начала индикации реверсивный

колгмутатор 5 находится в одном из крайних положений и сигналы с его выходов поступают на коммутирующие элементы 2, инднцируемые декады и- коммутирующие элементы 3, по очереди опрашивая их. Сигналы с

выходов коммутир.ующих элементов 3 поочередно поступают на дешифратор 6.

Рассмотрим два случая работы устройства при индикации щестираЗ(рядного отсчета. В индицируемых декадах / записано число

000,910. Допустим, что реверсивный коммутатор опрашивает декады, начиная с младщего 1разр:яда. Сигнал с крайнего выхода коммутатора П1оставит триггер 10 запрета, в положение «Запрет нуля, и с выхода указанного

триггера на схему совпадения поступит нулевое нанряжение. Поэтом у сигнал с нулевого выхода дешифратора 6 не п ройдет на формирователь 7 и нуль на индикаторе не высветится. С|игн:ал со второго выхода коммутатора 5

опросит вторую индицируемую декаду, в которой записаиа циф1ра «1, дешифратор выдаст сипнал на формирователь 7 и на втором индикаторе засветится единица. Одновременно сработает схема «НЕ И и поставит триггер 10 запрета в положение «Разрешение нуля. Цифра «9 высветится аналогичным образом, подиверди.в «Разрешение нуля. Далее комм.утатор 5 выдаст сигнал одновременно на колгмутирующ/ий элемент 2 декады, в которой записан нуль, и на коммутир|уюш|ий элеме Нт 3 запятой, на которой есть сигнал запятой. Сигнал запятой с выхода открытого) коммутирующего элемента 3 подтвердит «Разрешение нуля, и на этот раз сигнал нуля с выхода дешифратора 6 цройдет на формирователь 7 и нуль на индикаторе засветится, потому что на обоих входах схемы 9 совнадения есть сигнал. Одновременно силнал с выхода коммутирующего элемента 3 поставит коммутатор 5 в полож-ение «Реверс и следующий сигнал пОЯВНтся не на пятом выходе коммутатора 5, а на шестом, крайнем. Теперь уже оцрашивается декада старшего разряда, в которой записан «О.

Триггер 10 запрета сигналом с шестого выхода коммутатора. установлен в положение «Запрет нуля, и нуль шестого разряда не светится. Следующий нуль также не засветится, поскольку схема 11 «НЕ не выдала сигнала на разрешение. Оитнал с четвертого выхода коммутатора опросит четвертую декаду и за,П|Ятую за ней. Нуль в четвертом разряде засветится, потому что сипнал с выхода коммутирующего элемента 3 поставит триггер 10 запрета в положение «Разрещение нуля. Далее коммутатор переключится и начнет опрос снова с младщего разряда. В результате на индикаторах высвечива.ется число 0,91.

В индицируемых декадах 1 записано число 090,010 (до и после запятой содержатся значащие нули). Нуль в младшем разряде не засветится, так как триггер 10 запрета оигналом с первого выхода коммутатора 5 поставлен в положение «Запрет нуля. При Опросе следующего разряда вы1свет1ится единица, и схема 11 «НЕ поставит триггер 10 запрета в положение «Разрешение нуля. Тамим образом, при опросе третьего разряда высветится нуль. Сигнал с четвертого выхода комМутатора 5 опросит четвертый разряд запятую, и на индикаторах высветится первый пуль перед занятой. Носле этого- коммутатор переключится, и онрос будет продолжеи с шестого разряда. В результате на индикаторах высветится число 90,01.

Предмет изобретения

Устройство для цифровой индикации, содержащее цифровые индикаторы, соединенные через формирователи с дешифратором, коммутирующие элементы, связанные с формиров1ателям1И сигнала занятой и с индициpyeMibiMH декадами, и логические схемы, отличающееся тем, что, с целью повышения точности отсчета, оно содержит триггер запрета и реверсивный коммутатор, вход которого

подключен к выходам коммутирующих элементов, связанных с формирователями оигаала запятой, первый и последний выходы реверсивного коммутатора соединены со входом триггера запрета, второй вход реверсивного

коммутатора, соединен через схему «НЕ с нулевым выходом дешифратора и первым входом схемьь совпадения, причем выход триггера запрета подключен ко второму входу схемы совпадения.

fH.:-

f ,a,.; -.5v.5,,-,7;«;5 j ,-7 .j 5-5,7 .j . j

V I -r r -- - . v V - - r , г Ч- Т Г

:-.- -,..-„ . . . , ™, ,., -. - -.. ., .. - . . .-« ... ,

.---.-,.-4. .-i -..J -.-J,.--... -- « i---{-- ---k- --:- - -; -i....., .....j -..,

П П I 1.1,..

I I i.„.. .1

L 1-:ггЕЕЕЕ ЕЕаЗ:чН±ЕП:- ZZiZ

T i TltiT nlT h

-„ . „.-J i,J S,.--J 1,.-,,J ,,„., . 5.J .J

j f I i I f

+f

r-±i

-...™......™

-:: ±:::|-J:cj iH:j:::