СЧЕТЧИК ИМПУЛЬСОВ1•) Советский патент 1973 года по МПК H03K23/56 

Изобретение OTIJOCHPCH к области радиоэлектроняки -п может быть использовано в автоматике, вычислительной и цифрово измерителыиой технике.

Известны счетчики импульсов, предназиачен.ные для ревер сивного счета им-пульсов с иапользованием фазоимпульоных лшогоустойчи:вых SvieMeHTOB со .сх©ма:.га объединения на входах. В .подобных устройствах прям-ой счет обеапечивается путем подачи короткого импульса в промежутке между тактовыми синхронизИруювдими импульса-ми, что при водит к сдвигу выходных сигналов разряда счетчика в 1сторону опережения. Обратный счет осуществляется путем запрета каледым счетным импульсом одного склх.ронизирующего, для чего сигнал обратного счета формируют по длительности, которая должна быть в пределах , и синхронизируют во времени с cHrHavTaMH опорной фазовой irowieAOBaiTevibHoсти. Запрет осуществляется схемой «ИЛИ, при совладении во времени двух тактовых имnyvibcoB и сигнала обратного счета все они воапринимаются разрядом счетчика как оди) и мшульс.

Выделение и формирование переноса с каждого разряда осуществляется при помощи схемы совпадения и .мультивибратора, что при любой разнов)цдности счетных элементов

усложняет 1 ооуславливает критич-ность счетчика |К параметрам мультивибратора.

Предлагаемый счетчтак отличается ат известного тем, что Л1еж разряд1ные схемы выделен Я сигналов переноса выпол нены в виде схем со владения, входы каждой из которых подключены к выхода:м триггеров соответствующих счетных разрядов и к счетны-м в.чодам этих же разрядов.

На фиг. 1 представлена функциональная схема предлагаемото устройства; на фиг. 2- временные диаграммы.

Счетчик содержит носледовательно соеднпе«ные счетные разряды / со схемами 2 объедж1е 1ия iia входах, вторые входы которых соеди;1ены с ппгной 5 си«.хроимпульсов, элемент -/ логиче ско11 неравноаначаюсти, входы б и 6 которого соединены с п)1наМи сигналов прямого и обратного «ч-ета, а выход - со входом схемы 2 объеди-нения первого разряда, и, кроме того, со входами схем 7 совпадения, первый вход калчдой ИЗ них соединен с выходом соответствующего разряда, а второй - с вы.ходом схемы неравнозначности, либо с выходом схемы совладения -младшего разряда.

Входные сигналы прямого счета (фиг. 2, б) cnHx-poHiHbi с импульсами По , задержанным) имлульса ми Г-опориой фазовой последовательности По. обозначенной цкфрой «О на диаграмгме (фиг. 2, а) тактовы х ИМпульсов. Сигналы с обратного счета, длитeльн0icть которых равна периоду следоваиия синхроимпульсов, Сияхронизированы импульсами По, г - результирующий сигнал на выходе блока - в процессе счета, д - изменение состояНИИ первого разряда, е - выходиые жмшульсы .первого ра з-ряда, ж - сИПналы переноса. Каждый свгнал прямого счета -проходит «а выхоя схемы (шиНа 3) и обеспечивает каждый раз переход первого разряда в следующее фазовое состояние. Если первый разряд находится с состоянии «9 (фиг. 2, а), то выходной сигнал декады синфазеп с сигналами прямого счета (б, г, д, ж), что и обеспечивает форотироваиие импульса переноса схемой 7. Сигнал обратного счета, если декада находится в пулевом СОСТОЯ1НИ1И, совпадает с выходным сигналом декады и с минимальными искажеппями проходит на выход схемы 7. Если же сигналы прямого и обратного счета приходят одновременно, то на выходе элемента 4 неравнозначности формируются два импульса, обитая длительность которых определяется сигналом обратного счета, а промежуток между ними равен длительности импульса прямого счета (фиг. 2, б, в). Оба импульса перекрываются во времени с тактовыми ИМпулысами, таК что общее число ситналов на входе первого разряда неизменно, поэтому его фазовое состояние не меняется. Если же первый разряд находится в состоянии «9 или «О (фпг. 2, а), то ira выходе схемы 7 ноя вляется импульс (фиг. 2, г), который пере крывает1ся с та/ктовьш )1мпульсо М, а поэтому ие сосчитывается следующим разрядом. Счетные разряды в предлагаемой схеме могут быть выпола1е1ны, напри1мер, в виде триггерных декад с дешифрацией одного из двоично-десятичных состояний, либо на основе накопительных схем, работающих в режиме деления, причем схема разряда нако1питель ного конденсатора в-ключаетоя каждым девятым и.мпуль1С01 на входе :на1коп1ителя и вьжлючается десятым. Элемент 4 нерав1нозначности и схема 7 совпадения могут быть выполнены на основе любых, например, диодных либо транзисторных лопичеоких схем. Благодаря применению элемента неравнозначности 1схема устройства упрощается, т. е. отпадает необходимость в мультивибраторах, которые нуждаются в настройке, соответственно улучшается технологичность - длительность сигналов определяется входными импульсами. В предлагаемом устройстве могут применяться простейшие декады прямого счета. П р е д .м е т изобретения Счетчик импульсов, содержащий генераторы синхронизирующих и опорных сигналов, двоиЧНо-десятиЧНые разряды прямого счета со схемами объединения на входах, формирователь входных Сигналов прямого и обратного счета и межразрядные схемы выделения сигналов переноса, отличающийся тем, что, с целью его упрощения при организации реверсивного счета, межразрядные схемы выделения сигналов переноса выполнены в виде схем со1впадения, входы каждой из которых подключены к выходам триггеров соответствующих счетных разрядов и к счетным входам этих же разрядов.

5 Ч. Z Z 1 О 9 8 1 6 5 ЗЗ J О 9 8 7 6 5 Г О -ff 8 7 5 -9 3

тг

и

фиг. г