ПРЕОБРАЗОВАТЕЛЬ ВРЕМЕННЫХ ИНТЕРВАЛОВ В ДВОИЧНЫЙ КОД Советский патент 1974 года по МПК H03M1/50 G04F10/04 

1

Изобретение касается преобразова1Н:Ия и кодирования информации.

По основному авт. св. № 253458 известен преобразователь временных интервалов в двоичный код.

Однако в этом преобразователе генератор ограличеи по частоте следования импульсов из-за ;превыш.ения врем-енл уста.новлен.ия некоторых кодовых комбинаций в счетчике, за счет переноса «едини|ЦЫ пер.иода та ктовых ймлульсов генератора. Это возможно при большом числе разрядов делителя и малом периоде та.ктовых импульсов. Такое лоложение пр.иводит к воз,можности опроса счетчиков при «езакоБЧйвшихся в них переходных лроцессах ((в мо.мент переноса «единицы).

Предложенный преобразователь отличается тем, что для расширения частотного диапазона тактовых (Им.пулысов генератора в него введены схема «ИЛИ и донолнительно два каскада дел1ения, две схемы вывода информации, схема коммутации, состоящая ,из триггера и двух схем совпадения, выход первой из которых соединен с одним входом второй дополнительной схемы вывода информации, второй вход которой через второй донолнительный каскад деления подключен iK выходу второго основного .каскада деления и к одному входу схемы «ИЛИ, второй вход которой соединен с выходом иервого основного каскада деления

и через первый дополнительный каскад деления подключен к одному входу первой дополнитель 0 1 схемы совпадения вывода информации, второй вход которой подключен к выходу

второй дополнительной схемы совпадения, выход схемы «ГЬЛИ подключен ко входу триггера допол.НИтельной с.хемы ко.льмутации.

На чертеже приведена схема преобразователя с двумя каскадами деления в счетчиках.

Преобразователь содержит первый и второй двоичные счетчики, состояш,ие из основных и дополнительных каскадов деле«ия 1, Г и 2,2, соответстванно. Счетные входы основных каскадов деления 1 и 2 соединены с генератором тактовых им-пульсов 3, а вы.чоды ословяых .каскадов деления - с входам.и допол.нительных каскадов деления 1 и 2 соответственно. Информационные выходы счетчиков соответствующих каскадов деления 1, 1,

2, 2 лодсоедкнены к схема.м 4,4, 5,5 вывода информации, выходы одноименных разрядов которых объединены.

В преобразователь входят также схемы кол1мутации 6 и 6, образованные тр.иггерами 7 и

7 .и двумя схемами совпадения 8, 9 и 8, 9, схема 10 и схема «ИЛИ 11. Счетный вход триггера 7 соединен с генератором тактовых импульсов 3, счетный вход триггера 7 - со схемой «ИЛИ 11, к которой присоединяются

счетные выходы .каскадов деления I и 2.

На вход «установка О триггера 7 ,и 7 и каокадов деления 1, Г 2,2 поступает импульс лачала измерения по цапи 12. К противоположньш выходам триггеров 7 и Т подключены соответствйнно схемы Совпадения 8, 9 и 8, 9. На объедиденные входы схем совладения подается импульс опроса, а выходы этих схем ,няются со схемами вывода информации перекрестным образом относителыно друг друга. Схема 10 идентична схеме преобразователя по авт. св. 253458.

Нмпульс начала измерения, соответствующий началу из-меряемого интервала времени, по цепи 12 устанавливает все разряды счетчиков в нулевое положение, за исключением младшего разряда одного из основных каскадов деления 1 или 2 (например 1). Это создает между счетчиками сдвиг записанного в процессе преобразования числа, сдвиг равен еди1нице младшего разряда.

Но мере поступления от генератора 3 тактовых импульсов на входы каскадов деления 1 и 2 по нечетным имлульсам в каскаде деления 2 происходит переброс только тр.иггера младшего разряда, в каскаде деления 1 возможап в этот момент перенос «единицы через все разряды. В моменты переполнения каскадов деления 1 и 2 выходные ,им1пульсы поступают на дополнительные каскады деления Г и 1 соответствеЕно и через схему «ИЛИ и на схему к оммутации 6.

Но получении очередного импульса переполнения схема коммутации 6 разрешает производить опрос того из каскадов деления Г и 2, в котором уже закончен перенос единицы.

Так, если поступил импульс переполнения с каскада деления 1, импульс опроса может поступать на схему вывода информации 5 с каскада деления 2, так «ак ,к моменту поступления импульса переполнения в каскаде деления 2 переходный процесс должен быть закончен. Аналогичным образом преобразователь работает при поступлении импульса переполнения с каскада деления 2 во времени, поступаюш,его с запаздыванием относительно импульса переполнения каскада деления 1 на один период генератора тактовых импульсов 3.

Таким образом, съем информации с каскада деления 2 разрешается в течение времени, равного одному периоду генер.атора тактовых |ИМ1пульсов 3, а с каскада деления Г - в течение времени, р:авного периоду следования импульсов переполнения с одного из .каскадов деления 1 или 2 за вычетом одного периода генератора тактовых импульсов 3.

Нериодичность перекоммутации схем вывода информации 4, 5, с каскадов Г и 2 равна периодичности следования импульсов переполнения.

Необходимым условием работы преобразователя является выбор емкостей каскадов деления такими, чтобы длительность переноса «единицы в них была Меньше периода тактовых импульсов генератора. Исключение составляет дополнительный каскад деления 2, так как к нему обращаются для съема информации лишь на время одного периода генератора, что существеано меньше периода коммутации. Этим обстоятельством целесообразно воопользоваться при необходимости построения многоступенчатой структуры преобразователя.

В этом случае можно, взяв коэффициенты пересчета дополнительных каскадов деления

1 ;И 2 и следующих за ними неодинаковыми, а обеспечивающими лишь требование о превышении временем переноса «единицы е соответствующем каскаде времени обращения ко второму при съеме информации за период

переполнения предыдущих каскадов (период поступления управляющих им.пульсов на cxieму коммутации), при большом числе разрядов делителя повысить точность малым количеством дополнительных элементов «ИЛИ и

схем коммутации.

Предмет изобретения

Преобразовааель временных интервалов в двоичный код по авт. св. № 253458, отличающийся тем, что, с целью расширения частотного диапазона тактовых импульсов генератора, в него введены схема «ИЛИ и дополпительно два каскада деления, две схемы вывода информации, схема коммутации, состоящая из триггера :И двух схем совпадения, выход первой из которых соединен с одним входом второй дополнительной схемы вывода

информации, второй вход которой через второй дополнительный каскад деления подключен к выходу второго основного каскада деления и к одному входу схемы «ИЛИ, второй вход которой соединен с выходом первого основного 1каскада деления и через первый дополнительный каскад деления подключен к одному входу первой дополнительной схемы вывода информации, второй вход которой подключен к выходу второй дополнительной схемы совпадения, выход схемы «ИЛИ подключен ко входу триггера дополнительной схемы ком.мутации.