Устройство для моделирования трансформатора Советский патент 1974 года по МПК G06G7/62 

1

Изобретение относится ic области аналоговое вычислительной техники.

Известны устройства для моделирования трансформатора, содержащие дроссели и резисторы.

Предложенное устройство отличается тем, что содержит источники тока и. вычислительный блок, нричем выход первого источника юка подключен к первому и второму резисторам, первому дросселю и к первому входу вычислительного блока, выход второго источника тока подключен к первому резистору и второму дроселю и ко вторОМу входу вычислительного блока, выход третьего источиика тока соединен со вторым дросселем и TpeTbHiM входом вычислительного блока, выходы вычислителыюго блока подключены к соответCTByioniHM входам источников то:ка, соединенН1)1х с Н1Ш10Н нулевого потенннала.

Это позволяет повысить точность моделирования устройства.

Па чертеже приведена схема предлагаемого устройства.

Она содержит два резнстора 1, 2, два дроссе.ти 3, 4, источники тока 5, 6, 7 и вычислительный блок 8. Па в.ходы источников тока поступают управляющие напряжения от вычислительного блока. Выходные токи исшчников 5, 6, 7 устанавливаются соответственно равными:

) + (g;oi-§-i)f/i-b

(§-0-§-)(1--) Г u, 1

V ioi

L / ,1

/6()() +

U,-U,)dt;

L

io

f (U,-U,)dt1

L

io

где go, got, LO, LOI - нерегулируемые проводимости резисторов 1, 2 п индуктивности дросселей 3, 4; Ui, Uz, L/з - мгновенные нанряжения в точках 9, 10, 11; g, gi, L, LI - устанавливаемые проводимости резисторов н индуктивности дросселей.

При подключении устройства нолюсами 9 и 12 в электрическую цепь источники тока производят уравновешивание схемы, н на выходных клеммах устанавливаются напряжения и токн в соответствии с Г-образной схемой замещения трансформатора, имеющей уста на вливае.мые параметры.

П р е д м е и з о б р е т е н и я

Устройство для моделирования трансформатора, содержащее дроссели и резисторы, отличающееся тем, что, с целью увеличения 30 точности моделирования, оно содержит источНИКИ тока li вычислительный блок, причем выход первого источиика тока подключен к первому и второму резисторам, первому дросселю и к первому входу вычислительного блока, выход второго источиика тока подключен к первому резистору и второму дросселю и ко второму входу вычислительного блока, выход

третьего источника тока соединен со вторым дросселем и TipeTbHiM входом вычислительного блока, выходы вьтаислительного блока подключены к соответствующим входам источников тока, соед инен1ных с шиной нулевого потенциала.