Детектор амплитудно-фазовых соотношений Советский патент 1974 года по МПК G01R17/00 

1

Изобретение относится к области электроизмерительной техники и может быть использовано при создании мостов и компенсаторов переменного тока.

Известные детекторы амплитудно-фазовых соотношений, содержащие согласующие устройства, схему Р1ЛИ, усилители-ограничители и схему совпадения, обладают невысокой точностью уравновешивания.

Цель изобретения - повысить точность уравновешивания.

Это достигается тем, что устройство снабжено интегратором, ключом, схемой сложения и двумя фазовременпыми преобразователями, входы которых подключены к выходам согласующих устройств, их выходы соедииены с входами схем ИЛИ и сложения, выход последней через ключ подсоединен к одному из входов интегратора, другой вход которого связан с выходом схемы ИЛИ, а выход интегратора подключен к входу усилителя-ограничителя.

На чертеже представлена блок-схема устройства.

Оно содержит согласующие устройства 1 и 2, фазовремениые преобразователи 3 и 4, схе.му ИЛИ 5, схему сложения 6, интегратор 7, ключ 8, усилители-ограничители 9 и 10 и схему совпадения 11.

Устройство работает следующим образом.

Исследуемые напряжения f7i и Uz подаются через согласующие устройства 1 и 2 на входы фазовременных преобразователей 3 и 4, которые служат для получения импульсов, длительность которых пропорциональна фазовым углам ф1 и (f2 соответственно, образуемым исследуемыми напряжениями с опорным напряжением U, также подаваемым на фазовременные преобразователи 3 н 4.

Полученные импульсы подаются параллельно на входы схемы сложенпя 6 и схемы ИЛИ 5. Импульсы со схемы ИЛИ 5 поступают далее на пнтегратор 7, а со схемы сложения - на ключ 8, который управляет работой интегратора 7. Ключ 8 имеет три положения, задающие три режима работы интегратора: заряд интегрирующей емкости, запоминание заряда и разряд емкости. Во время действия импульса с фазовременного преобразователя 3, равного фь ключ 8 управляет зарядом интегратора 7. Затем с выхода схемы сложения 6 на ключ 8 поступает импульс, отключающий вход интегратора 7. Это режил фиксации (хранения) заряда, полученного емкостью в первом режиме и пропорционального фазовому углу фь По 0 сончании действия импульса со схемы сложения 6 интегратор переводится в режим разряда и при условии равенства Тзар н Тразр длительность разряда точно соответствует фь

Сигнал с выхода интегратора 7 поступает на усилитель-ограничитель 10. На вход усилителя-ограничителя 9 постунает напряжение с измерительной диагонали моста. Импульсы с выходов усилителей-ограничителей 9 и 10 подаются на схему совпадения 11, которая в случае их совпадения вырабатывает сигнал, несущий информацию о том, в какую сторону нарушено равенство, т. е. об отклонениях от состояния квазиравновесия мостовой схемы.

Совпадение импульсов на выходах усилителей-ограничителей происходит только в случае, когда

,

sln p|sintfa

а случай несовпадения этих импульсов соответствует неравенству

.

sin fisin cfj

Таким образом, детектор позволяет вырабатывать регулирующее воздействие, используя одновременно информацию и о фазе, и об амплитуде сравниваемых напряжений, что

позволяет повысить чувствительность мостовых измерительных схем.

Предмет изобретения

Детектор амплитудно-фазовых соотнощений, содержащий в каждом из двух каналов согласующие устройства, к выходам которых подключены входы одного из усилителей-ограничителей, выход которого вместе с выходом другого усилителя-ограничителя соединен с входами схемы совпадения, и схему ИЛИ, отличающийся тем, что, с целью повыщения точности уравновешивапия, он снабжен интегратором, ключом, схемой сложения и двумя фазовременными преобразователями, входы которых подключены к выходам согласуюн их устройств, их выходы соединены с входами схем ИЛИ и сложения, выход последней через ключ подсоединен к одному из входов интегратора, другой вход которого связан с выходом схемы ИЛИ, а выход интегратора подключен к входу усилителя-ограничителя.