Устройство синхронизации по посылкам Советский патент 1975 года по МПК H04L7/00 

вой положительной посылки интегратор 5 фиксирует величину большую, чем интегратор 4 (фиг. 2 г). Кроме того, оба интегратора фиксируют величины, превышающие половину своего объема (фиг. 2 г, штрих), в результате чего срабатывают дешифраторы 7 и 8.

При опросе интеграторов, например, путем подачи импульсов по прямому входу (так как появились сигналы на выходах дешифраторов 7 и 8) сигнал на выходе интегратора 5 появляется раньше, чем на выходе интегратора 4. Оба сигнала поступают на схему сравнения 6, где определяется время их прихода. После анализа сигнал со схемы сравнения б подается на генератор 3, и весовые функции сдвигаются вправо на некоторый отрезок времени. В синфазном положении интеграторы фиксируют одинаковый результат, и весовые функции не сдвигаются (графики а, б, в, пятая посылка).

Если же в некоторый момент времени весовые функции попадают между положительными посылками (графики д, е, ж), интегратор 4 фиксирует величину большую, чем интегратор 5, и оба фиксируют величины, меньшие половины своего объема (график з). Интеграторы опрашиваются по обратным входам, так как дешифраторы не сработали. Сигнал на выходе интегратора 5 появляется раньше (график и показывает результаты интегрирования в обратном коде), чем на выходе интегратора 4, и весовые функции сдвигаются вправо на некоторый промежуток времени.

В некоторых случаях один из интеграторов опрашивается по прямому входу, а другой - по обратному.

Весовые функции сдвигаются в сторону того интегратора, на выходе которого сигнал появляется раньше.

Таким образом, с помощью только двух последовательно соединенных перемножителей с интеграторами, схемы сравнения двух величин и генератора двух весовых функций можно добиться синфазного положения между генератором приемника и принимаемыми сигналами, что существенно упрощает устройство и, тем самым, повышает его надежность.

„

Предмет изобретения

Устройство синхронизации по посылкам, содержащее в каждой из цепей последовательно соединенные перемножители и интеграторы, выходы которых подключены к соответствующему входу схемы сравнения, причем первые входы перемножителей соединены вместе, а вторые подключены к соответствующему выходу генератора весовых функций, отличающееся тем, что, с целью повышения надежности, интеграторы выполнены в виде реверсивных счетчиков, прямые и обратные выходы которых соединены вместе, а дополнительные подключены ко входам дешифраторов, выходы которых подключены к управляюшим входам реверсивпых счетчиков, причем выход схемы сравнения подключен ко входу генератора весовых функций.