Устройство для сигнализации Советский патент 1975 года по МПК G08B1/08 

ключены к первым входам первой и второй групп схем «И соответственно. Вторые входы схем «И первой группы соединены с выходом делителя частоты, а вторые входы схем «И второй группы - с выходом блока синлронизации. Зто позволяет повысить надежность работы устройства. На чертеже приведена схема устройства для сигнализации. Устройство состоит из блока синхронизации 1, датчиков 2 состояния объектов, дешифратора 3, коммутатора сигналов 4, запоминаюш,его блока 5; схем «ИЛИ 6, схем «И 7 и 8, блока индикации 9 и делителя частоты 10. Работа устройства заключается в следующем. Блок 1 синхронизации осуществляет последовательный опрос всех датчиков 2 состояния объектов, формирующих сигналы о состоянии различных элементов объектов контроля. Опрос всех датчиков одного объекта контроля производится одновременно. Дешифратор 3 на основании данных о состоянии различных элементов объекта контроля формирует сигнал интегральной оценки его состояния, который поступает на соответствующий информационный вход коммутатора сигналов 4. Коммутатор по импульсам синхронизации блока 1 осуществляет сброс тех ячеек запоминающего блока 5, которые предназначены для записи состояния оиращиваемого объекта контроля (для каждого объекта контроля в запоминающем блоке 5 выделено по три ячейки), и заппсь поступившего с дешифратора 3 состояния объекта контроля в соответствующую ячейку. При записи «I в первую ячейку выбранной группы элементов памяти сигнал первого состояния объекта контроля через схему 6 поступает на блок 9 индикации, где соответствующий опрошенному объекту кон,роля элемент индикации загорается ровным светом. При записи «1 во вторую ячейку выбранной грунны элементов памяти схема «И 7 начинает пропускать импульсы с выхода делителя частоты 10, которые через схему «ИЛИ 6 поступают на соответствующий опрошенному объекту контроля индикаторный элемент блока 9. При этом индикаторный элемент горит мигающим светом, указывая на второе состояние объекта контроля. При записи «1 в третью ячейку выбранной группы элементов памяти схема «И 8 начинает пропускать импульсы синхронизации с выхода блока 1, которые через схему «ИЛИ 6 поступают на соответствующий опрощенному объекту контроля индикаторный элемент блока 9. При этом индикаторный элемент горит мигающим светом с частотой мигания, отличной от описанной выше, что указывает на третье состояние объекта контроля. При отсутствии «1 во всех трех ячейках выбранной группы элементов памяти индикаторный элемент, соответствующий опрошенному объекту контроля, не загорается, что указывает на четвертое состояние объекта контроля. Выбор частоты мигания индикаторных элементов (что соответствует выбору частоты импульсов синхронизации блока 1 и коэффициенту деления делителя частоты 10) определяется удобством работы с устройством человека - оператора и типом индикаторных элементов. Таким образом, в предложенном устройстве обеспечивается формирование четырех интегральных оценок состояния объектов контроля, выделяемых четырьмя видами световой индикации: ровное горение, горение мигающим светом с двумя различными частотами мигания и отсутствие горения. Вид световой индикации не зависит от числа объектов контроля, что обеспечивает высокую надежность представления информации. Предмет изобретения Устройство для сигнализации, содержащее блок синхронизации, один из выходов которого соединен с управляющим входом коммутатора сигналов и со входом делителя частоты, а другие - со входами датчиков состояния объектов, и блок индикации, отличающееся тем, что, с целью повыщения надежности работы устройства, в него введены дещифратор, заиоминающий блок, первые и вторые группы схем «И и схемы «ИЛИ, причем выходы датчиков состояния объектов подключены через последовательно соединенные дещифратор и коммутатор сигналов к соотвётствующнм входам запоминающего блока;, выходы первых ячеек всех групп элементов памяти запоминающего блока соединены с первыми входами схем «ИЛИ, вторые и третьи входы которых подключены к выходам первых и вторых групп схем «И соответственно; выходы схем «ИЛИ соединены с блоком индикации, выходы вторых и третьих ячеек всех групп элементов памяти запоминающего блока иодключены к первым входам первой и второй групп схем «И соответственно; вторые входы схем «И первой грунны соединены с выходом делителя частоты, а вторые входы схем «И второй группы - с выходом блока синхронизации.