Цифровой мост переменного тока Советский патент 1975 года по МПК G01R17/00 

Horo делителя и вторая обкладка конденсатора соединены с общим корпусом, выход второго блока вычитания соединен с первыми входами первого и второго блоков формирования регулирующих воздействий, вторые входы которых порознь подключены к мостовой схеме, а выходы соответственно присоединены к одному из входов первого и второго блоков уравновешивания.

На чертеже показана блок-схема описываемого моста, содержащего генератор 1 тактовых импульсов, генератор 2 синусоидального напряжения, блоки индикации 3 и 4, блоки уравновещивания 5 и 6, мостовую схему 7, схему «ИЛИ 8, кодопреобразователь 9, дискретные резисторные делители 10-12, фазосдвигающий блок 13, блоки формирования 14 и 15 регулирующих воздействий, сумматор 16, блоки вычитания 17 и 18, электронный ключ 19, усилитель 20 биполярных импульсов, конденсатор 21.

Устройство работает следующим образом.

Напряжения, соответствующие припужденным напряжениям, устанавливающимся на выходе коммутируемой цепи после каждой ее коммутации, формируются при помощи кодопреобразователя 9, дискретных резисторных делителей 10 и И, фазосдвигающего блока 13 и сумматора 16. Коды блоков уравновешивания 5 и 6, определяющие амплитуду U и фазу ф напряжения уравновешивающей цепи мостовой схемы 7, после каждого шага уравновешивания преобразуются кодопреобразователем 9 так, чтобы па выходах дискретных резисторных делителей 10 и И было равно соответственно t/cos у и t/sin на дискретный резисторный делитель 10 напряжение питания поступает от генератора 2, а на делитель 11 - сдвинутое на 90° через фазосдвигающий блок 13 на делитель 11.

Составляющие напряжений, складываясь в сумматоре 16, на выходе его образуют напряжение с амплитудой

Ur

и YU + t/c и фазой р arctg -г .

R

Напряжение с выхода сумматора 16 поступает в блок вычитания 17, на второй вход которого подается напряжение с той ветви мостовой схемы 7, которая не содержит измеряемого комплексного сопротивления. Выходной сигнал блока вычитания 17 представляет собой текущее изменение во времени начальных амплитуд свободной составляющей переходного процесса, который будет иметь место при коммутации уравновешивающей цепи. Сигнал с выхода блока вычитания 17 поступает иа вход электронного ключа 19, а на его второй вход перед импульсом коммутации уравновешивающей ветви подается импульс с генератора 1. Вырезанный из разностного сигнала импульс через усилитель 20 поступает на конденсатор 21, постоянная времени разряда которого выбирается такой, чтобы конденсатор 21 зарядился до величины амплитуды данного импульса за время его действия. В момент коммутации уравновешивающей ветви в мостовой схеме 7 и дискретного резисторного делителя 12 конденсатор 21 разряжается через дискретный резисторный делитель 12.

Таким образом параметры экспоненциального напряжения разряда конденсатора те же, что и свободного напряжения- переходного

процесса.

Сформированное экспоненциальное напряжение с конденсатора 20 поступает на вход блока вычитания 18, а на второй его вход подается напряжение, снимаемое с уравновешивающей ветви.

Напряжение, не содержащее свободной составляющей переходного процесса, с выхода блока вычитания 18 поступает на первые входы блоков формирования 14 и 15, на вторые

входы которых поступают напряжения с ветви моста, содержащей измеряемое комплексное сопротивление.

Поскольку уравновешивающее напряжение на выходе блока вычитания 18 не содержит

экспоненциальной составляющей переходного процесса, то сравнение напряжений в блоках формирования 14 и 15 происходит сразу после коммзтации в уравновешивающей ветви.

Предмет изобретения

Цифровой мост переменного тока, содержащий г.юстовую схему, генератор тактовых импульсов, генератор синусоидального напряжения, блоки индикации, блоки уравновешивания, отличающийся тем, что, с целью повышепия быстродействия, он снабжен кодопреобразователем, дискретными резисторными делителями, фазосдвигающим блоком, блоками формирования регулирующих воздействий, схемой «ИЛИ, сумматором, блоками вычитания, усилителем биполярных импульсов, электронным ключом и конденсатором,

при этом первый вход кодопреобразователя соединен одновременно с первым выходом первого блока уравновешивания и с первым входом схемы «ИЛИ, второй вход кодопреобразователя соединен с первым входом второго блока уравновешивания и с вторым входом схемы «ИЛИ, первый и второй выходы кодопреобразователя подключены соответственно к первым входам первого и второго дискретных резисторных делителей, вторые

входы которых подключены к генератору синусоидального напряжения, причем вход первого дискретного резисторного делителя-непосредственно, а вход второго - через фазосдвигающее устройство, выходы первого и

второго дискретных резисторных делителей присоединены ко входам сумматора, выход которого соединен с одним из входов первого блока вычитания, второй вход первого блока вычитания соединен с одним из выходов мостовой схемы и первым входом второго блока

вычитания, выход первого блока вычитания подключен к первому входу электронного ключа, второй вход которого соединен с генератором тактовых импульсов, выход электронного ключа через усилитель биполярных импульсов присоединен ко второму входу второго блока вычитания, первой обкладке конденсатора и первому входу третьего дискретного резисторного делителя, второй вход которого соединен с выходом схемы

выход третьего дискретного резисторного делителя и вторая обкладка конденсатора соединены с общим корпусом, выход второго блока вычитания соединен с первыми входами первого и второго блоков формирования регулирующих воздействий, вторые входы которых порознь подключены к мостовой схеме, а выходы соответственно присоединены к одному из входов первого и второго блоков уравновешивания.