Устройство для измерения интегральной функции распределения времени вхождения в синхронизм Советский патент 1975 года по МПК H04L7/02 

1

Изобретение относится к области электросвязи н измерительной импульсной техники.

Известно устройство для измерения интегральной функции распределения времени вхождения в синхронизм, содержаш,ее ячейки И запрета, запрещающие входы которых соединены с фиксатором состояния синхронизма, входящим в приемную часть испытуемой системы, а выходы подключены к раздельным входам триггера. Разрешающие входы ячеек запрета соединены с выходом задающего блока через формирователь. Выход одного плеча триггера соединен с управляющим входом передающей части испытуемой системы, а выход другого плеча - с одним входом второго триггера, управляющего по выходу ячейкой сравнения, от1крывающей вход счетчика числа случаев вхождения в синхронизм. Устройство содержит также счетчик общего числа и-опытаний, выход которого соединен с входом первого триггера, а другой вход второго триггера подключен к стоповому выходу формирователя. Недостатком такого устройства является невозможность измерения интегральной функции распределения при специфических искажениях в коротковолновых радиоканалах (мультипликативных «качаниях времени распространения и аддитивных краевых искажениях).

Цель изобретения - расширение функциональных возможностей устройства в части измерения функций распределения времени вхол дения в синхронизм регенераторов для

радиоканалов в условиях мультипликативных «качаний времени распространения и аддитивных краевых искажений сигнала. Это достигается тем, что к выходу задающего блока подключены вход датчика теста и стартовый

вход схемы отсчета времени вхождения в синхронизм, выход которой через временной компаратор соединен с входом счетчика числа случаев вхождения в синхронизм, а ее стоповый вход через последовательно соединенные

пороговый элемент и анализатор интервалов между ошибками - с выходом схемы сравнения тестов. Один вход схемы сравнения тестов подключен к выходу испытуемого регенератора, а другой через элемент задержки - к

выходу датчика теста, причем между тактовым входом датчика теста и выходом опорного генератора включен делитель, вход добавления которого непосредственно, а вход исключения через инвертор соединены с выходом генератора псевдослучайных последовательностей импульсов. Тактовый вход последнего через коммутатор соединен с одним из выходов схемы формирования дискретизированных отклонений времени распространения

сигнала, а дополнительный выход через преобразователь код-аналог подсоединен к входу сумматора, второй вход которого нодключен к выходу датчика теста, а выход соединен с входом испытуемого регенератора.

На чертеже показана блок-схема нредлагаемого устройства.

Выход задающего блока 1 устройства соединен с управляющими входами счетчика общего числа испытаний 2, схемы отсчета времени вхождения в синхронизм 3 :t датчика теста 4. Выход датчика теста через элемент задержки 5 соединен с одним из входов схемы 6 сравнения тестов, а через сумматор 7 - с входом испытуемого регенератора 8, выход которого соединен с другим входом схемы сравнения тестов. Анализатор интервалов между ошибками 9 и пороговый элемент 10 включены последовательно между выходом схемы сравнения тестов и стоповым входом схемы отсчета времени вхождения в синхронизм, выход которой через временной компаратор 11 подключен к входу счетчика числа случаев вхождения в синхронизм 12.

Устройство включает также генератор псевдослучайных по1следовательнастей импульсов 13, вход которого через коммутатор 14 соединен с выходом схемы 15 формирования дискретизированных отклонений времени распространения, а выход подключен непосредственно к входу добавления и через инвертор 16 к входу исключения управляемого делителя 17, Вход делителя подключен к выходу опорного генератора 18, а выход соединен с тактовым входом датчика теста 4. Второй вход сумматора 7 соединен через преобразователь коданалог 19 с дополнительным выходом генератора 13.

Работает устройство .следующим образом.

Стартовые имоульсы с выхода задающего блока 1 вызывают срабатывание счетчика общего числа испытаний 2, запускают схему отсчета времени вхождения в синхронизм 3 и разрешают формирование в датчике теста 4 испытательного сигнала. Этот тест-сипнал с выхода датчика через элемент задержки 5 поступает на один из входов схемы сравнения тестов 6 и одновременно с того же выхода датчика через сумматор 7 на вход испытуемого регенератора 8. Отрегенерированный (восстановленный) сигнал с выхода регенератора подается на другой вход схемы 6, где происходит сравнение входного и выходного тестов.

В случае рассинхронизации на выходе схемы сравнения тестов 6 появляются ИМпульсы, соответствующие ошибочно зарегистрированным кодовым импульсам, причем интервал между ошибками непрерывно оценивается анализатором 9. По достижении синхронизма интервал между ошибкамя резко возрастает, в результате на выходе анализатора формируется запрещающий сигнал, который через пороговый элемент 10 (защищающий схему от случайных флуктуации уровня) проходит на стоповый вход схемы 3, прекращая отсчет времени вхождения в синхронизм. Сформированный схемой отсчета времени вхоладения в синхронизм импульс, начало которого соответствует появлению стартового импульса, а 5 конец - появлению стопового сигнала с выхода порогового элемента 10, поступает на временной комнаратор 11. В случае, если длительность этого импульса меньше наперед заданного интервала времени или равна ему, на

10 выходе временного компаратора формируется сигнал, вызывающий срабатывание счетчика числа случаев вхождения в синхронизм 12.

Но истечении интервала времени, соответствующего максимально возгуюжному времени

15 вхождения в синхронизм, с задающего блока 1 поступает импульс, возвращающий схему отсчета времени вхождения в синхронизм 3 в исходное (нулевое) состояние и запрещающий формирование тест-сигнала датчиком 4. При

0 этом состояние синхронизма в регенераторе 8 нарушается и устройство подготовлено к новому циклу измерения времени вхождения в синхронизм, начинающегося со следующего стартового импульса с выхода задающего бло5 ка.

Формирование мультипликативных и аддитивных искажений сигнала производится с помощью генератора псевдослучайных последовательностей импульсов 13, на вход которого

0 через коммутатор 14 подаются тактовые импульсы с различными параметрами, вырабатываемые схемой формирования дискретизированных отклонений времени распространения 15. При этом на выходе генератора 13 образуется псевдослучайная двухполярная последовательность импульсов. Импульсы положительной полярности поступают на вход добавления, а импульсы отрицательной полярности через инвертор 16 - на вход исключения управляемого делителя 17 и добавляют или исключают импульсы в последовательности импульсов опорного генератора 18. При этом группы тактовых импульсов на выходе делителя имеют фазовые флуктуации, эквивалентные фазовым флуктуациям при мультипликативных «качаниях времени распространения. Изменяя через коммутатор параметры поступающих со схемы 15 тактовых импульсов, можно в широких пределах регулировать скорость и глубину изменений времени распространения. Поскольку в тактовый сигнал, поступающий на вход датчика теста 4, внесены мультипликативные искажения, то и тест-сигнал, формируемый этим датчиком, имеет ана5 логичные искажения.

С дополнительного выхода генератора 13 псевдослучайная последовательность импульсов проходит на преобразователь код-аналог 19, где преобразуется в случайно изменяющийся аналоговый сигнал, который поступает на один из входов сумматора 7, на другой вход которого нодается тест-сигнал с мультипликативными искажениями кодовых импульсов. Алгебраическое сложение сформированных преобразователем 19 сигналов с тест-сигналом приводит к появлению в сигнале аддитивных краевых искажений, причем, изменяя точку съема исевдослучайной последовательности импульсов с дополнительного выхода генератора 13 относительно последовательности импульсов с основного выхода этого генератора, можно в широких пределах изменять корреляционную связь между мультипликативными и аддитивными искажениями. Предмет изобретения Устройство для измерения интегральной функции распределения времени вхождения в синхронизм регенераторов цифрового сигнала, содержащее счетчики общего числа испытаний и числа случаев вхождения в синхронизм, задающий блок, выход которого подключен к входу счетчика общего числа испытаний, отличающееся тем, что, с целью расширения функциональных возможностей устройства в части измерения функций распределения времени вхождения в синхронизм регенераторов для радиоканалов в условиях мультипликативных «качаний времени распространения и пддитивных краевых искажений сигнала, к выходу задающего блока подключены вход датчика теста и стартовый вход схемы отсчета времени вхождения в синхронизм, выход которой через временной компаратор соединен с входом счетчика числа случаев вхождения в синхронизм, а ее столовый вход через последовательно соединенные пороговый элемент и анализатор интервалов между ощибками - с выходом схемы сравнения тестов, один вход которой подключен к выходу испытуемого регенератора, а другой через элемент задергкки - к выходу датчика теста, причем между тактовым входом датчика теста и выходом опорного генератора включен делитель, вход добавления которого непосредственно, а вход исключения через инвертор соединены с выходом генератора псевдослучайных последовательностей импульсов, тактовый вход которого через коммутатор соединен с одним из выходов схемы формирования дискретизированных отклонений времени распространения сигнала, а дополнительный выход через преобразователь код-аналог подсоединен к входу сумматора, второй вход которого подключен к выходу датчика теста, а выход соединен с входом испытуемого регенератора.

It