Входной каскад усилителя считывания Советский патент 1975 года по МПК G11C7/02 

1

Изобретение относится к цифровой вычислительной технике и, в частности, к технике считывания сигналов в двухпроводных запоминающих устройствах ЦВМ.

Известна схема входного каскада усили- теля считырания, содержащая трансформатор С тремя обмотками, первичная обмотка которого подключена к источнику входного сигнала, а одна вторичная через согласующий резистор и линию задержки к нагрузке.

Схема имеет серьезный недостаток при использовании ее в двухпроподной системе считывания, методом выборки полутоками по двум координатным шинам X и У. .Фон (пьедестал) от пояутока выборки остается значительной величиной, сравнимой с величиной полезного слгЕШла. Это затрудняет полу ение правильной информации с выбранного сердечника.

Цель изобретения - уменьшить пьедестал от длительных импульсов.

Это достигается тем, что вторая вторичная обмотка трансформатора включена встречно по отношению к первой вторичной обмотке и через дополнительно введенные второй со-.

гласующий резистор и переменный резистор соединена с нагрузкой.

На чертеже представлена схема входно го каскада усилителя считывания.

Входной каскад усилителя считывания состоит из трансформатора 1 с первичной 2, и двумя вторичными обмотками 3 и 4, пинии задержки 5, переменного резистора 6, нагрузки 7 и двух согласующих резисторов 8 и 9.

Устройство работает следующим образом

На вход трансформатора 1 подается прямоугольный импульсный сигнал, на крыщке которого расположен узкий слабый сигнал. На нагрузке 7 возникает сигнал, идущий со вторичной обмотки 3 трансформатора 1, и длится до тех пор, пока не появится сигнал поступающий в нагрузку 7 через линию задержки 5 с обмотки 4. После на нагрузке 7 сигнал исчезает взаимной компенсации двух сигналов, идущих с; обмоток 4 и 3. Однако полная компенсация сиг--

налов имеет место только в том случае, если величина сопротивления резистора 6 равна сопротивлению линикг задержки 5 по постоянному току. При этом узкий слабый . сигнал выделяется в нагрузке 7 при ликвидированном фоне (пьедестале) от импульсного сигнала, который при этом все еще продол5кает поступать в первичную обмотку 2 трансформатора 1. Резисторы 8 и 9, одинаковые по сопротивлению, служат для согласования линии задержки 5 со схемой. Величина сопротивления резистора нагруз ки 7 много больше сопротивлений резисторов 8 и 9 и не влияет на согласование линии задержки. В качестве линии задерж ки желательно использовать длинную линию.

Предмет изобретения

Входной каскад усилителя считывания, содержащий трансформатор с тремя обмот б ками, первичная обмотка которого подключена к источнику входного сигнала, а одна вторичная - через согласующий резистор и линию задержки к нагрузке, о тличающийся тем, что, с целью 10 уменьшения пьедестала от длительных импульсов, вторая вторичная обмотка тринс форматора включена встречно по отноше; нию к первой вторичной обмотке и через дополнительно введенные второй согласую15 щий резистор и-переменный резистор соеднена с нагрузкой.

ВАод 2