Усилитель считывания Советский патент 1981 года по МПК G11C7/02 

(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ

Т

Изобретение относится к вычислительной технике и, в частности, к технике считывания сигналов в двухпроводниковых устройствах типа 2,5

Известны усилители считывания, воспроизводящие полезный сигнал на фоне сЛ - помех и помех типа пьедестал в Двухпроводном ОЗУ системы 2,5 D 1 .

Наиболее близким по. технической сущности к предлагаемому является усилитель воспроизведения, который содержит предварительный каскад усилия, фильтр подавления помехи пьедестал в виде дифференцирующей мостовой схемы с короткозамк. нутой линией задержки, включенной в одно из ее плеч, и оконечные каскады дифференциального усилителя 2.

Недостатком усилителя является большое время восстановления уровня постоянной составляющей полезного сигнала, т.е. значительная длительность остаточных помех,определяемая временем задержки в линии и переходным процессом в ней. Кроме того, в обеих схемах высокий уровень остаточных помех, равный . значению усиленной предварительным

каскадом помехи пьедестал, требует большого динамического диапазона последующих каскадов усилителя и защиты их от импульсных перегрузок.

Цель изобретения - увеличение быстродействия усилителя.

Поставленная цель достигается тем, что в усилителе считывания,

0 содержащем фильтр подавления помехи пьедестал и дефференциальный каскад, фильтр подавления помехи пьедестал содержит два конденсатора и два управляемых резистора,

5 причем одна обкладка первого конденсатора соединена с одним входом дифференциального каскада и одним коуцом первого управляемого резистора, другой конец которого под0ключен к первому входу усилителя; другая обкладка первого конденсатора соединена с первой обкладкой второго конденсатора и подключена ко второму входу усилителя; вторая

5 обкладка второго конденсатора соединена со вторым концом дифференциального каскада и одним концом второго управляемого резистора, другой конец которого подключен к третьему входу усилителя.

В качестве резистора цепи применяют полевой транзистор, который при малом-напряжении (в данном случае напряжении помехи пьедестал ведет себя как переменное омическое сопротивление,, зависящее от напряжения на затворе. Диапазон его изменения может быть от несколько десятков Ом до несколько десятков МОм(минимальное сопротивление достигаеся при напряжении на затворе, равно О В). Это справедливо и в случае изменения полярности помехи, прикладываемой к электродам транзистора сток-исток в силу того, что его выходная характеристика, в отличие от биполярного транзистора, при заданном напряжении на -затворе начинается из нуля и имеет свойство зеркальной симметрии. Таким образом при соответствующем выборе типа полевого транзистора, режима его управления и значений емкости конденсаторов интегрирующих цепей обеспечивается режим работы фильтра, при котором помеха пьедестал фактически полностью компенсируется на всей ее длительности, а полезный сигнал, благодаря сильному его интегрированию выделяется практически без искажения.

На чертеже показан усилитель считывания.

Он состоит из фильтра 1, который включает в себя рабочую интегрирующую цепь 2 с транзистором 3 и конденсатором 4 и компенсационную интегрирующую цепь 5 с транзистором 6 и конденсатором 7, а также дифференциального каскада 8, к которому подключены балансные выходы 9 и 10 интегрирующих цепей, образованные их прот ивофазным включением.

Усилитель считывания работает следующим образом.

Входной сигнал, представляющий смесь помехи пьедестал и полезного сигнала, от цепи 11 съема накопителя, заканчивающейся разветвляющим трансформатором, поступает на входил интегрирующих цепей 2 и 5. Помеха пьедестал, поступая ране полезного сигнала, проходит по обеи интегрирующим цепочкам фактически . без искажений, так как их постоянные времени при открытых транзисторах 3 и 6 по длительности меньше фронта нарастания помехи и полезного сигнала. При равных постоянных времени цепей 2 и 5 напряжения на конденсаторах 4 и 7 одинаковые, а следовательно, на балансных выходах 9 и 10 интегрирующих цепей помеха пьедестал отсутствует.

Выделение полезного сигнала проиходит следующим образом.

Перед появлением сигнала на затворе транзистора 6 компенсационной интегрирующей цепи 5 подается управляющий импульс 12, закрывающий канал транзистора, в результате постоянная времени цепи возрастает на несколько порядков из-за увели 1ения значения резистора R и полезный сигнал будет СИЛЬНО интегрирова

За время действия полезного сигнала прмеха пьедестал сохраняет свое значение, так как конденсатор 7 не успевает разрядиться при возросшей постоянной времени. Вместе с тем полезный сигнал в рабочей интегрирующей цепочке 2 выделяется на конденсаторе 4 и поступает на вход дифференциального каскада 8. Переходные процессы при переключе:НИИ полевого транзистора 6 фактически отсутствуют, так какк момент подачи управляющего импульса- .12 на его затвор ток через транзистор практически отсутствует, поскольку конденсатор 7 заряжен до напряжения помехи.

В качестве полевых транзисторов интегрирующих цепей 2 и 5 применяют транзисторы типа 2П 302.Б (В), обеспечивающие минимальные значения сопротивления канала .во включенном состоянии (порядка 100 Ом) и время включения и выключения, а также линейность выходной характеристики в .диапазоне изменения напряжений поме пьедестал (до ±0,5 вольт).

Применение предлагаемого усилителя считывания в ОЗУ системы 2,5 D

2W позволяет получить выигрыш в ег быстродействии примерно на 30-40%, так как время успокоения ос±аточных помех сократится более, чем на врем переключения сердечника.- В этом случае система ОЗУ 2,5 D 2 W более технологичная и дешевая в изготовлении по сравнению с системой 2,5 D

3W, по быстродействию приближается

к последней. Кроме того, в некоторо степени упрощается структура усилителя считывания, что также удешевляет его.

Формула изобретения

Усилитель считывания, содержащий .фильтр подавления помехи пьедестал 1и дифференциальный каскад, о т л и1чающийся тем, что, с целью повышения быстродействия усилителя, фильтр подавления помехи пьедестал содержит два конденсатора и два управляемых резистора, причем одна обкладка первого конденсатора соединена с одним входом дифференциального каскада и одним концом пер-, вого управляемого резистора, другой конец которого подключен к первому входу усилителя, другая обкладка первого конденсатора соединена с первой обкладкой второго конденсатора 5 и подключена ко входу усили.теля,

вторая обкладка второго конденсатора соединена со вторым входом дифференциального каскада и одним концом второго управляемого резистора, другой конец которого подключен к третьему входу усилителя.Источники информации, принятые во внимание при экспертизе

(прототип).